注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. GPS时钟校准，精度1ms

  2. gps模块的数据时间到来时带有ms的误差。用程序进行补偿校准。十秒输出一个校准脉冲。STC单片机。

  3. 所属分类：硬件开发

    • 发布日期：2009-07-29
    • 文件大小：1048576
    • 提供者：ycf_119

  1. 数字电子钟的设计（详细设计过程和电路图）

  2. 设计一个采用数字电路实现,对时,分,秒.数字显示的计时装置,周期为24小时，显示满刻度为23时59分59秒，并具有校时功能和报时功能的数字电子钟。电路主要采用中规模集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码显示电路模块、整电报时模块、校时模块等部分组成。采用电池作电源，采用低功耗的芯片及液晶显示器，发生器使用石英晶振、计数振荡器CD4060及双D触发器74LS74，计数器采用同步双十进制计数器74LS160，锁存译码器是74LS248，整电报时电路用74LS74，74

  3. 所属分类：嵌入式

    • 发布日期：2010-02-23
    • 文件大小：1048576
    • 提供者：richardrich

  1. 基于FPGA的可配置脉冲发生器的实现

  2. 该设计的功能：输出脉冲频率和占空比均可变，可用来作为时钟模块。包括设计文档和Verilog HDL源代码

  3. 所属分类：硬件开发

    • 发布日期：2011-04-17
    • 文件大小：297984
    • 提供者：yang_rong

  1. 实用的基础msp430的模块程序C语言编程

  2. 包括基础时钟，ADC,DAC单通道单序列，多通道多序列等，锁相环，异步串行，，FLASH擦写，中断，比较捕获，PWM波形的产生，LCD模块程序，行列式键盘，基本定时器，DMA数据传输 捕获脉冲信号周期等

  3. 所属分类：C/C++

    • 发布日期：2011-08-26
    • 文件大小：295936
    • 提供者：elainev

  1. GPRS模块AT指令手册.pdf

  2. 目 录 1 概述.........................................................7 1.1 AT 指令类型 ..................................................................................................................................... 7 1.2 AT 指令格式 ......................

  3. 所属分类：3G/移动开发

    • 发布日期：2012-07-29
    • 文件大小：188416
    • 提供者：aaikeke

  1. 电子时钟课程设计

  2. 电子时钟主要由显示模块、对时模块和时钟运算模块三大部分组成。其中对时模块和时钟运算模块要对时、分、秒的数值进行操作，并且秒计算到60时，要自己清零并向分进1；分计算到60时，要自己清零并向时进1；时计算到24时，要清零。这样，才能循环记时。显示时利用7段显示器显示六位十进制数据。前两个显示小时，中间两个显示分钟，后两个显示秒。时钟的运算是利用中断来实现的，利用8253的模式三输出一定频率的方波作为触发中断的条件。8253A可编程定时/计数器的输入时钟为100KHz，设定时/计数器0的计数初值为

  3. 所属分类：IT管理

    • 发布日期：2014-01-06
    • 文件大小：201728
    • 提供者：u013392660

  1. 电子时钟程序

  2. 电子时钟主要由显示模块、对时模块和时钟运算模块三大部分组成。其中对时模块和时钟运算模块要对时、分、秒的数值进行操作，并且秒计算到60时，要自己清零并向分进1；分计算到60时，要自己清零并向时进1；时计算到24时，要清零。这样，才能循环记时。显示时利用7段显示器显示六位十进制数据。前两个显示小时，中间两个显示分钟，后两个显示秒。时钟的运算是利用中断来实现的，利用8253的模式三输出一定频率的方波作为触发中断的条件。8253A可编程定时/计数器的输入时钟为100KHz，设定时/计数器0的计数初值为

  3. 所属分类：电子商务

    • 发布日期：2014-01-06
    • 文件大小：214016
    • 提供者：u013392660

  1. 使用Verilog编写的脉冲信号延时模块

  2. /**************************************************************************************************/ //功能简介：使用Verilog编写的一个脉冲信号延时模块，延时时长可设定（小于输入脉冲周期），可精确到一个时钟周期 //代码有详细注解，设计项目验证可用，原项目是对一个周期为2ms，高电平脉宽为5us的脉冲信号延时100us输出 /*******************************

  3. 所属分类：硬件开发

    • 发布日期：2014-10-07
    • 文件大小：1024
    • 提供者：milan007

  1. verilog 设计流水灯

  2. 流水灯在Verilog语言下的分模块设计。分别是时钟脉冲+计数器+LED控制

  3. 所属分类：专业指导

    • 发布日期：2014-10-09
    • 文件大小：268288
    • 提供者：jiansanjiang

  1. 电子时钟课程设计

  2. 本文针对简易数字钟的设计要求，提出了两种整体设计方案，在比较两个方案的优缺点后，选择了其中较优的一个方案，进行由上而下层次化的设计，先定义和规定各个模块的结构，再对模块内部进行详细设计。详细设计的时候又根据可采用的芯片，分析各芯片是否适合本次设计，选择较合适的芯片进行设计，最后将设计好的模块组合调试，并最终在EWB下仿真通过。

  3. 所属分类：讲义

    • 发布日期：2015-12-04
    • 文件大小：194560
    • 提供者：qq_31509139

  1. 数字钟 已成为人们日常生活中必不可少的必需品

  2. 数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。随着科学技术的不断发展，人们对时间计量的精度要求越来越高。高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟、石晶表、石英钟都采用了石英技术，因此走时精度高，稳定性好，使用方便，不需要经常调校，同时，它还用于计时、自动报时及自动控制等各个领域

  3. 所属分类：专业指导

    • 发布日期：2008-11-21
    • 文件大小：1048576
    • 提供者：txw123456

  1. EDA课程设计-可控脉冲发生器的设计

  2. 设计一个可控的脉冲发生器，要求输出的脉冲波的周期和占空比都可变。具体的实验过程中，然后再用按键模块的S1 和S2 来控制脉冲波的周期，每按下S1，N 会在慢速时钟作用下不断地递增1，按下S2，N 会在慢速时钟作用下不断地递减1；用S3 和S4 来控制脉冲波的占空比，每按下S3，M 会在慢速时钟作用下不断地递增1，每按下S4，M 会在慢速时钟作用下不断地递减1，S8 用作复位信号，当按下S8 时，复位FPGA内部的脉冲发生器模块。脉冲波的输出直接输出到实验箱观测模块的探针，以便用示波器观察输出波

  3. 所属分类：嵌入式

    • 发布日期：2017-03-23
    • 文件大小：5242880
    • 提供者：graduate_2017

  1. 基于GPS与恒温晶振的瞬变电磁同步时钟系统

  2. 针对恒温晶振长期稳定性差和GPS易受干扰、短期稳定性差等问题,设计了基于GPS与恒温晶振的瞬变电磁同步时钟系统。该系统采用"ARM+CPLD"的模式作为核心处理单元,以GPS的秒脉冲信号为基准,采用频率偏差测量模块在2个相邻的秒脉冲之间对高频信号的晶振频率进行检测,并采用自适应PID控制器实现对恒温晶振输出频率的调节,有效地解决了因单个频率偏差过大而影响恒温晶振控制电压精度的问题,提高了系统的稳定性;以秒脉冲信号为计时器,定时对分频器进行复位操作,实现了恒温晶振累积误差的自动消除,保证了输出信号

  3. 所属分类：其它

    • 发布日期：2020-05-11
    • 文件大小：314368
    • 提供者：weixin_38701156

  1. EDA/PLD中的FPGA设计的SPI自动发送模块技术

  2. 一、摘要： 　　SPI 接口应用十分广泛，在很多情况下，人们会用软件模拟的方法来产生SPI 时序或是采用带SPI 功能模块的MCU。但随着可编程逻辑技术的发展，人们往往需要自己设计简单的SPI 发送模块。本文介绍一种基于FPGA 的将并行数据以SPI 串行方式自动发送出去的方法。 　　二、关键字： 　　VHDL、FPGA、SPI、串行数据输出选择模块、移位脉冲产生模块、SPI 时钟采集信号和无相移的SPI 基准时钟产生模块、SPI 时钟输出选择模块、8bit SPI 时钟采集生成模块、16

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：209920
    • 提供者：weixin_38552083

  1. EDA/PLD中的EDA中的密码锁输入电路各主要功能模块的设计

  2. 1）时序产生电路 　　本时序产生电路中使用了三种不同频率的工作脉冲波形：系统时钟脉冲（它是系统内部所有时钟脉冲的源头，且其频率最高）、弹跳消除取样信号、键盘扫描信号。 　　当一个系统中需使用多种操作频率的脉冲波形时，最方便的方法之一就是利用一个自由计数器来产生各种需要的频率。也就是先建立一个N位计数器，N的大小根据电路的需求决定，N的值越大，电路可以分频的次数就越多，这样就可以获得更大的频率变化，以便提供多种不同频率的时钟信号。若输入时钟为CLK，N位计数器的输出为Q[N-10]，则Q（O）

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：293888
    • 提供者：weixin_38608693

  1. 利用光锁相环路实现40 Gb/s时钟恢复

  2. 提出并建立了一种新型的基于光纤四波混频效应和压控光脉冲源的光锁相环路(OPLL),用于光时分复用系统(OTDM)中的时钟恢复过程。从理论上分析了其工作原理,及各模块结构和功能。利用高非线性光纤中的四波混频效应实现全光鉴相器,有效缩短了光纤长度,减小了光纤色散引起的脉冲走离,鉴相器消光比超过30 dB。采用再生锁模光纤激光器实现压控光脉冲源,在保证脉冲质量的前提下,重复频率调节范围达到380 kHz。在40 Gb/s时钟恢复实验中,获得脉宽为7.2 ps、接近变换极限的时钟脉冲,时间抖动(RMS)

  3. 所属分类：其它

    • 发布日期：2021-03-05
    • 文件大小：723968
    • 提供者：weixin_38684976

  1. jamman-arduino-sync：一个Arduino项目，用于将JamMan Solo XT Looper踏板（和兼容踏板）的速度同步到时钟脉冲输入，以将其与模块化合成器和通用模拟齿轮配合使用-源码

  2. JamMan Arduino同步 一个Arduino项目，用于将JamMan Solo XT Looper踏板（和兼容踏板）的速度同步到时钟/脉冲输入，以将其与模块化合成器和通用模拟齿轮配合使用。 | 产品特点 将JamMan弯针踏板同步到类似Eurorack的时钟信号。 存在时钟输入时，主LED点亮。 拍子之后，另外两个LED闪烁（四分之一和小节）。 当输入速度与JamMan不兼容时（太快或太慢），主LED会快速闪烁。 用于选择每季度脉冲数的可选开关（默认情况下禁用）。 使用LTC

  3. 所属分类：其它

    • 发布日期：2021-02-10
    • 文件大小：172032
    • 提供者：weixin_42099302

  1. EDA中的密码锁输入电路各主要功能模块的设计

  2. 1）时序产生电路 　　本时序产生电路中使用了三种不同频率的工作脉冲波形：系统时钟脉冲（它是系统内部所有时钟脉冲的源头，且其频率）、弹跳消除取样信号、键盘扫描信号。 　　当一个系统中需使用多种操作频率的脉冲波形时，方便的方法之一就是利用一个自由计数器来产生各种需要的频率。也就是先建立一个N位计数器，N的大小根据电路的需求决定，N的值越大，电路可以分频的次数就越多，这样就可以获得更大的频率变化，以便提供多种不同频率的时钟信号。若输入时钟为CLK，N位计数器的输出为Q[N-10]，则Q（O）为CL

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：384000
    • 提供者：weixin_38748055

  1. FPGA开发中按键消抖与单脉冲发生器电路

  2. FPGA开发中常用到单脉冲发生器。一些文章介绍过产生单脉冲的电路，产生的单脉冲脉宽和相位都不能与时钟同步，只能用在要求不严格的场合。笔者目前从事的课题中需要一个与时钟周期等宽，相位与时钟周期相同的键控单脉冲发生器。键控单脉冲发生器需要按键产生单脉冲，但大多数带有FPGA芯片的开发板提供的是高频时钟脉冲，按键时会存在抖动问题。为此笔者专门设计了按键消抖电路消除抖动，为产生单脉冲提供稳定的按键信号。 　　1 按键消抖电路原理 　　为了使按键消抖电路模块简洁，移植性好，在此用计数器的方式实现按键消

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：234496
    • 提供者：weixin_38666114

  1. FPGA设计的SPI自动发送模块技术

  2. 一、摘要： 　　SPI 接口应用十分广泛，在很多情况下，人们会用软件模拟的方法来产生SPI 时序或是采用带SPI 功能模块的MCU。但随着可编程逻辑技术的发展，人们往往需要自己设计简单的SPI 发送模块。本文介绍一种基于FPGA 的将并行数据以SPI 串行方式自动发送出去的方法。 　　二、关键字： 　　VHDL、FPGA、SPI、串行数据输出选择模块、移位脉冲产生模块、SPI 时钟采集信号和无相移的SPI 基准时钟产生模块、SPI 时钟输出选择模块、8bit SPI 时钟采集生成模块、16

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：290816
    • 提供者：weixin_38640168
« 12 3 4 5 6 7 8 9 10 »