注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 异步DSP核心设计：更低功耗，更高性能

  2. 目前，处理器性能的主要衡量指标是时钟频率。绝大多数的集成电路 （IC） 设计都基于同步架构，而同步架构都采用全球一致的时钟。这种架构非常普及，许多人认为它也是数字电路设计的唯一途径。然而，有一种截然不同的设计技术即将走上前台：异步设计。本文讲主要介绍异步DSP核心设计。

  3. 所属分类：其它

    • 发布日期：2020-08-12
    • 文件大小：183296
    • 提供者：weixin_38739950

  1. 更高性能/更低功耗的异步DSP核心设计

  2. 目前，处理器性能的主要衡量指标是时钟频率。绝大多数的集成电路 （IC） 设计都基于同步架构，而同步架构都采用全球一致的时钟。

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：178176
    • 提供者：weixin_38610277

  1. DSP中的更高性能/更低功耗的异步DSP核心设计

  2. 目前，处理器性能的主要衡量指标是时钟频率。绝大多数的集成电路 (IC) 设计都基于同步架构，而同步架构都采用全球一致的时钟。这种架构非常普及，许多人认为它也是数字电路设计的唯一途径。然而，有一种截然不同的设计技术即将走上前台：异步设计。     这一新技术的主要推动力来自硅技术的发展状况。随着硅产品的结构缩小到 90 纳米以内，降低功耗就已成为首要事务。异步设计具有功耗低、电路更可靠等优点，被看作是满足这一需要的途径。     异步技术由于诸多原因曾经备受冷落，其中最重要的是缺乏标准化的工具

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：168960
    • 提供者：weixin_38685857

  1. DSP中的异步DSP核心设计：更低功耗，更高性能

  2. 目前，处理器性能的主要衡量指标是时钟频率。绝大多数的集成电路 （IC） 设计都基于同步架构，而同步架构都采用全球一致的时钟。这种架构非常普及，许多人认为它也是数字电路设计的唯一途径。然而，有一种截然不同的设计技术即将走上前台：异步设计。       这一新技术的主要推动力来自硅技术的发展状况。随着硅产品的结构缩小到 90 纳米以内，降低功耗就已成为首要事务。异步设计具有功耗低、电路更可靠等优点，被看作是满足这一需要的途径。       异步技术由于诸多原因曾经备受冷落，其中最重要的是缺乏标准

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：161792
    • 提供者：weixin_38728624

  1. DSP中的更低功耗,更高性能的异步DSP核心设计

  2. 引言     现在电脑已经越来越普及了，而看电脑的好坏的一个处理器是一个重要指标。处理器性能的主要衡量指标是时钟频率（单位是兆赫（MHz）或千兆赫（GHz），用来表示CPU的运算、处理数据的速度。）。绝大多数的集成电路 （IC） 设计都基于同步架构，而同步架构都采用全球一致的时钟。这种架构非常普及，许多人认为它也是数字电路设计的唯一途径。然而，有一种截然不同的设计技术即将走上前台：异步设计。相信有很多人对它还不甚了解。 　　硅技术的发展状况直接影响着这一新技术的发展。因为科技对硅的应用越来越多了

  3. 所属分类：其它

    • 发布日期：2020-11-02
    • 文件大小：228352
    • 提供者：weixin_38546622