注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 桶形移位器

  2. 桶形移位器的原理介绍.。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

  3. 所属分类：C/C++

    • 发布日期：2011-11-04
    • 文件大小：988160
    • 提供者：tjeagle

  1. 桶形移位器，8,16,32位及ARM实现

  2. 桶形移位器，8位，16位，32位，含ARM桶形移位器。南大计算机系计算机组成原理实验-Barrel shifter, 8, 16, 32, including the ARM barrel shifter. NJU Department of Computer Science Experimental Computer System

  3. 所属分类：硬件开发

    • 发布日期：2012-03-08
    • 文件大小：1048576
    • 提供者：yingprince

  1. 桶形移位器的Verilog HDL设计

  2. 包含了3种设计：MIPS32位、8位桶形移位器、ARMS32位

  3. 所属分类：专业指导

    • 发布日期：2012-10-14
    • 文件大小：745472
    • 提供者：b111220154

  1. 桶形移位器

  2. 文件中上方的ABCDEFGH即为桶形移位器的输入码，原始码，下面的S0 S1 S2是用来选择移位的位数的，向右移位，亲测有效。

  3. 所属分类：讲义

    • 发布日期：2018-05-17
    • 文件大小：435200
    • 提供者：qq_37511129

  1. TI第七代DSPTMS320VC5402的最小系统板设计.doc

  2. DSP（Digital Signal Processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号。再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。   1.2 DSP的特点 DSP 芯片是模拟信号变换

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：325632
    • 提供者：weixin_39841882

  1. DSP中的系统解析TMS320 DSP的并行I/O引导装载方法

  2. TMS320VC5402（以下简称C5402）是德州仪器公司（TI）1999年10月推出的性价比极高的定点数字信号处理器（DSP）。C5402主要特点如下[1]:   　　·操作速率达100MIPS;   　　·具有先进的多总线结构，三条16位数据存储器总线和一条程序存储器总线；   　　·40位算术逻辑单元（ALU），包括一个40位桶形移位器和两个40位累加器；   　　·一个17×17乘法器和一个40位专用加法器，允许16位带/不带符号的乘法；   　　·整合维特比加速器，用于提高维特比编译

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：206848
    • 提供者：weixin_38677244

  1. DSP中的浅谈TMS320VC5402 DSP的并行I/O引导装载方法

  2. TMS320VC5402（以下简称C5402）是TI推出的性价比极高的16bit定点数字信号处理器（DSP），操作速率可达100MIPS,它的内部资源配置为用户构造系统提供了很大便利。C5402主要特点如下： 　　·操作速率达100MIPS; 　　·具有先进的多总线结构，三条16位数据存储器总线和一条程序存储器总线； 　　·40位算术逻辑单元（ALU），包括一个40位桶形移位器和两个40位累加器； 　　·一个17×17乘法器和一个40位专用加法器，允许16位带/不带符号的乘法； 　　·整合维特比

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：268288
    • 提供者：weixin_38577648

  1. WIMAX LDPC码译码器的FPGA实现

  2. 设计了基于TDMP-NMS算法的码率码长可配置LDPC码译码器，支持WIMAX标准LDPC码的译码。 通过插入最短的额外时钟周期，使得更新后的节点信息得到了及时利用。采用一种工作于增量模式的基于填充算法的桶形移位寄存器结构，实现了对该标准中576、768、1152、2304 4种码长LDPC 码译码的支持。结果表明所设计的译码器完全能满足WIMAX标准对数据吞吐率的要求。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：269312
    • 提供者：weixin_38693476

  1. DSP中的Altera: FPGA集成硬核浮点DSP

  2. 1 FPGA浮点运算推陈出新　　以往FPGA在进行浮点运算时，为符合IEEE 754标准，每次运算都需要去归一化和归一化步骤，导致了极大的性能瓶颈。因为这些归一化和去归一化步骤一般通过FPGA中的大规模桶形移位寄存器实现，需要大量的逻辑和布线资源。通常一个单精度浮点加法器需要500个查找表(LUT)，单精度浮点要占用30%的LUT，指数和自然对数等更复杂的数学函数需要大约1000个LUT。因此随着DSP算法越来越复杂，FPGA性能会明显劣化，对占用80%～90%逻辑资源的FPGA会造成严重的布线

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：95232
    • 提供者：weixin_38721252

  1. 电子测量中的18位桶形移位器

  2. 18位桶形移位器可在一次操作中使数据移任意位数，使用两个DSP48E单元可实现一个18位的循环桶形移位器，如图所示。该桶形移位器可将18位的数值左移K位，从最高位移出的数字会在最低位出现。 　　图 18位桶形移位寄存器 　　桶形移位器示例： 　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：126976
    • 提供者：weixin_38720390

  1. 单片机与DSP中的基于DSP的数据处理模块的设计

  2. 在TWS雷达系统中，对跟踪目标的数据进行处理常常要进行卡尔曼滤波。卡尔曼滤波是一种最优估计的递推滤波算法，具有实时性好和精度高的特点。但是由于其算法中多为矩阵运算，所以较其它算法如最小二乘法、α－β算法等的运算量要大。为了减小运算量以满足系统反应时间的要求，应用中往往采用简化的卡尔曼滤波算法，但这样又会带来滤波精度的降低。在设计卡尔曼滤波数据处理模块时，为了解决该矛盾，采用了高速浮点型DSP TMS320C31。TMS320C31是美国TI公司的第三代DSP产品，其内部采用程序和数据分开的哈佛结

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：195584
    • 提供者：weixin_38732842

  1. 一种高性能32位移位寄存器单元的设计

  2. 1引言 随着CPU设计位数与性能的不断提高，对CPU 执行单元中专用硬件移位寄存器的要求也越来越高。CPU移位寄存器的性能直接影响到所设计CPU 对移位类指令的处理能力和执行速度。传统结构的CPU中，移位寄存器的设计一般采用矩阵结构和树状结构。当CPU的位数达到32位，速度达到100M以上时，要在一个指令周期内对32位的数据进行32 位内任意移位，以前的设计方法已经很难达到要求。曾经有过对32位桶形移位寄存器的行为级描述 [1]，但其只适用于RISC指令集，并且作为CPU中的专用硬件为了达到

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：230400
    • 提供者：weixin_38539705

  1. 通信与网络中的基于H.264的Exp-Golomb解码器ASIC设计

  2. 摘要：本文设计了一种适用于H.264标准的Exp-Golomb硬件解码器，通过在电路设计中采用桶形移位器、首一检测器等关键单元，实现了码长的快速检测和码流的连续处理，单个时钟周期内可解一个句法元素，有效减少了硬件资源的损耗。　　关键词：Exp-Golomb；视频解码；H.264标准 引言　　ITU-T(国际电信联盟)和MPEG(运动图像专家组)联合推出了新一代视频压缩标准H.264/MPEG-4-10 AVC。它在DCT变换、熵编码、去块滤波等方面采用了一系列新技术，在相同的重建图像质量下比H

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：90112
    • 提供者：weixin_38720009