注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. atmega128中文资料

  2. ATMEL公司的 8位系列单片机的最高配置的一款单片机，应用极其广泛 　　ATmega128主要特性如下： 　　· 高性能、低功耗的 AVR 8 位微处理器 　　· 先进的 RISC 结构 　　– 133 条指令 – 大多数可以在一个时钟周期内完成 　　– 32 x 8 通用工作寄存器 + 外设控制寄存器 　　– 全静态工作 　　– 工作于16 MHz 时性能高达16 MIPS 　　– 只需两个时钟周期的硬件乘法器 　　· 非易失性的程序和数据存储器 　　– 128K 字节的系统内可编程Fla

  3. 所属分类：硬件开发

    • 发布日期：2010-03-01
    • 文件大小：7340032
    • 提供者：lincomail

  1. 8位除法器的毕业设计

  2. 本课题的来源是基于超高速集成电路硬件描述语言（VHDL）及MAX + Plus II软件开发工具的进行模拟仿真的8位除法器，该除法器用于实现8位的除法运算。

  3. 所属分类：嵌入式

    • 发布日期：2010-05-16
    • 文件大小：438272
    • 提供者：wuxiaodong1

  1. 组成原理课程设计代码——完整版

  2. 序 号 实验项目 名称 实 验 内 容 学时 要求 性质 类别 所用主要仪 器及台套数 所在实验室 1 QuartusII的使用 在本次实验中，学会QuartusII软件的使用，然后利用此系统完成： 〈１〉 一位全加器设计 〈２〉 并行八位寄存器设计。 下载到实验箱上，在实验箱上验证。 必做 验证 专业基础 计算机组成原理实验箱30台 P4计算机60台 硬件基础实验室 2 层次化设计方法 在本次实验中，学会层次化设计方法，利用该方法完成： 〈１〉同步二进制计数器 〈２〉多位二进制加法器 下载到

  3. 所属分类：专业指导

    • 发布日期：2010-09-18
    • 文件大小：5120
    • 提供者：chitu1

  1. 模拟除法运算电路和波形发生器与计数器

  2. 利用变跨导模拟乘法器设计一个模拟除法器，波形发生器由集成运放构成方波发生器和三角波发生器。比较器 输出的方波经积分器 积分可得到三角波，三角波反馈到比较器，触发器自动翻转形成方波。

  3. 所属分类：硬件开发

    • 发布日期：2011-04-30
    • 文件大小：1048576
    • 提供者：pzxpiao

  1. Ewb5.12电子电路仿真软件中文版含200实例及中文教程

  2. Ewb5.12电子电路仿真软件中文版含200实例及中文教程 文件 列表 │ 100进制递减计数器.ewb │ 14计数器子电路.ewb │ 16计算器.ewb │ 24或12进制加法计数.ewb │ 24或12进制加法计数子电路.ewb │ 2d限幅.ewb │ 2m振荡电路.ewb │ 4位加法器.ewb │ 50hz陷波器.ewb │ 555-1多谐振荡器.ewb │ 555fm电路.ewb │ 555单稳态电路.ewb │ 555多谐振荡电路.ewb │ 555定时报警器.ewb │ 5

  3. 所属分类：专业指导

    • 发布日期：2015-10-21
    • 文件大小：9437184
    • 提供者：freedom366

  1. 东软载波 ES7P003 Datasheet 中文手册

  2. 东软载波 ES7P003单片机的中文数据手册。ES7P003管脚兼容STM8S003、新唐N76E003，主要性能特点： 工作电压范围：2.3V ~ 5.5V  工作温度范围：-40 ~ 85℃  设计工艺及封装  低功耗、高速FLASH CMOS 工艺  20 个管脚，采用TSSOP封装  内核  ES7P RISC CPU内核  79 条精简指令  系统时钟工作频率最高为16MHz  指令周期为2个系统时钟周期  复位向量位于0000H，默认中断向量位于0004H 

  3. 所属分类：嵌入式

    • 发布日期：2019-03-21
    • 文件大小：2097152
    • 提供者：wandtor

  1. maxDNA分散控制系统的软件.pdf

  2. maxDNA分散控制系统的软件pdf,maxDNA分散控制系统的软件分散控制系统的专题介绍 说明:”表示该系统满足更高一级的部分标准,但不是全部。 在应用中,对工作站操作系统采取下列措施将有助于保护网终不受到攻击 排除不必要的连接 和自动化系统应防止有意或无意连接到 不设置拨号功能; 禁止所有不用的 交换机端口 任何连接电厂或业务系统的端口应安装硬什防火墙; 设置域和代理服务器减少系统相互访问; 阻塞不需要的通信避免因拒绝服务造成过程控制的扰动; 加强员工安全意识的教育 组态工具 组态工具包括

  3. 所属分类：其它

    • 发布日期：2019-10-13
    • 文件大小：455680
    • 提供者：weixin_38743481

  1. FU6811-18-31芯片资料全.pdf

  2. FU68XX芯片数据手册 双核：电机专用引擎 ME 和 8051 内核。ME 硬件自动完成电机 FOC/BLDC 运算控制; 8051内核用于参数配置和日常事务处理  指令周期大多为 1T 或 2T  16Kx8bit Flash ROM、带 CRC 校验功能、支持程序自烧录和代码保护功能  256x8bit IRAM，4Kx8bit XRAM  ME：集成低通滤波器(LPF)、比例积分器(PI)、SVPWM/SPWM、FOC 模块  单周期 16*16 位乘法器，

  3. 所属分类：C

    • 发布日期：2019-10-04
    • 文件大小：26214400
    • 提供者：weixin_45563085

  1. TRM_NUC029_Series_SC_Rev1.02.pdf

  2. NuMicro ® 家族 NUC029 系列 技术参考手册 NuMicro ® NUC029系列是以ARM ® Cortex ® -M0为内核的32位微控制器，适用于工业控制以及需 要多种通信接口、高集成度、高性能、低成本的应用。Cortex ® -M0是最新的ARM ® 嵌入式处理器， 拥有32位机的性能以及与传统8位机相当的价格。NuMicro ® NUC029系列包括3个型号： NUC029LAN, NUC029TAN 及 NUC029FAEnuvoTon NUC029 概述 197 系统

  3. 所属分类：嵌入式

    • 发布日期：2019-09-03
    • 文件大小：7340032
    • 提供者：qq_35351713

  1. SN32F249_V10_SC.pdf

  2. 存储器配置 ♦ ♦ 工作电压：1.8V ~ 5.5V 64KB 内置 Flash 可编程存储器 8KB SRAM ♦ ♦ ADC 4KB Boot ROM 14 通道 12 位 SAR ADC 内置温度传感器 ♦ 工作频率高达 50MHzSONY 目录 产品简介 功能特性 系统框图 时钟产生框图 引脚配置 引脚说明 引脚电路结构图 屮央处理器( 存储器 系统定时器 操作 用法说明及技巧 寄存器 系统定时器控制和状态寄存器( 系统定时器重装值寄存器( 系统定时器当前值寄存器( 系统定时器

  3. 所属分类：嵌入式

    • 发布日期：2019-09-03
    • 文件大小：2097152
    • 提供者：qq_35351713

  1. HR7P169B兼容stm8s003/103的新一代51内核单片机。支持更多的功能、更好的性能！-HR7P169B_Datasheet_C V1.6.pdf

  2. HR7P169B兼容stm8s003/103的新一代51内核单片机。支持更多的功能、更好的性能！-HR7P169B_Datasheet_C V1.6.pdfEastoft 上海东软载波微电子有限公司 g Shanghai eastsoft microelectronics co,ltd 数据手册 产品订购信息 工作电压 封装 字节 字节 管脚数:F-20;D-16 封装: 容量: 类型: 型号 位系列号 地址:中国上海市龙溥路号天华信息科技园楼层 邮编: 电话: 传真 网址: 版权所有 上海东软

  3. 所属分类：其它

    • 发布日期：2019-09-03
    • 文件大小：1048576
    • 提供者：weixin_38744435

  1. 2015-频谱分析仪设计报告汇编.pdf

  2. 2015年的大学生电子设计大赛题目-频谱分析仪设计报告-汇编，都是获得国赛一二等奖的作品E题80MHz~100MHz频谱分析仪 、任务 设计制作一个简易频谱仪。频谱仪的本振源用锁相环制作。频谱仪的基本结构图如图 E-1所示。 信号源输入一混频 滤波 显示 本振源 频率显示 图E-1频谱仪的基本结构图 要求 1.基本要求 制作一个基于锁相环的本振源: (1)频率范围90~110MHz; (2)频率步进100kHz; (3)输出电压幅度10~100mV,可调; (4)在整个频率范围内可自动扫描;扫描

  3. 所属分类：硬件开发

    • 发布日期：2019-07-01
    • 文件大小：12582912
    • 提供者：gxiangming

  1. 模拟电子技术基础 MODELS

  2. RC振荡器 除法器 方波发~1 功率放大器(otl) 60进制加法计数子电路

  3. 所属分类：专业指导

    • 发布日期：2010-12-07
    • 文件大小：1048576
    • 提供者：saynosay

  1. 一种模拟除法器的设计及仿真验证

  2. 模拟除法器是一种能实现两个模拟量相除的电子器件。目前不仅应用于模拟运算方面，而且已扩展到无线通讯、电视广播、人工神经网路、机器人控制技术等领域。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：346112
    • 提供者：weixin_38530846

  1. 基于Verilog计算精度可调的整数除法器的设计

  2. 目前，实现除法器的方法有硬件实现和软件实现两种方法。硬件实现的方法主要是以硬件的消耗为代价，从而有实现速度快的特点。用硬件的方法来实现除法器的研究很多，如利用微处理器实现快速乘除法运算，FPGA实现二进制除法运算，模拟除法器等；而通过软件实现的除法器算法，可以大大提高器件的工作频率和设计的灵活性，可以从总体上提高设计性能，而设计高效实用的算法是除法器的关键，故除法器的算法研究成为现今热点。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：180224
    • 提供者：weixin_38735544

  1. EDA/PLD中的基于Verilog计算精度可调的整数除法器的设计

  2. 0 引 言 　　除法器是电子技术领域的基础模块，在电子电路设计中得到广泛应用。目前，实现除法器的方法有硬件实现和软件实现两种方法。硬件实现的方法主要是以硬件的消耗为代价，从而有实现速度快的特点。用硬件的方法来实现除法器的研究很多，如利用微处理器实现快速乘除法运算，FPGA实现二进制除法运算，模拟除法器等；而通过软件实现的除法器算法，可以大大提高器件的工作频率和设计的灵活性，可以从总体上提高设计性能，而设计高效实用的算法是除法器的关键，故除法器的算法研究成为现今热点。 　　目前，软件方面主要是

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：140288
    • 提供者：weixin_38678796

  1. 电源技术中的PFC集成控制电路UC3854A／B［4］

  2. UC3854A／B是一种高功率因数校正器集成控制电路新的芯片。它是在UC3854芯片基础上的一种改进设计。其特点是：可以控制Boost PFC电路的交流输入端功率因数，使其接近于1；限制输人电流的THD〈3％；采用平均电流控制法，恒频缉制，电流放大器的频带较宽（5 MHz）等。 　　UC3854A／B芯片的内部电路包括：电压放大器VA，模拟乘法器／除法器M，电流放大器CA，固定频率脉宽调制器PWM，功率MOS管的门极驱动器，7.5V基准电压（1％误差），以及软启动、输人电压前馈、输入电压钳位、

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：169984
    • 提供者：weixin_38700430

  1. 模拟技术中的TFT-LCD DC-DC转换器,内置五路运算放大器

  2. Maxim推出MAX8795A TFT-LCD DC-DC转换器。该器件集成一路高性能升压调节器,两路线性稳压控制器,四路大电流运算放大器以及一路逻辑可控、可调延迟的高压开关,采用小型25mm²封装,节省了空间和成本。高性能运算放大器设计用于驱动LCD背板(VCOM)和/或gamma校准除法器串,具有±130mA的大输出电流、45V/µs的快速压摆率、20MHz的宽带宽以及满摆幅的输入输出。MAX8795A具有高集成度和高性能,同时还具备低成本和小尺寸的特性,使其适合于有源矩阵、TFT-LCD

  3. 所属分类：其它

    • 发布日期：2020-12-03
    • 文件大小：46080
    • 提供者：weixin_38536576

  1. PyEcoLib：用于模拟大肠杆菌随机大小动态的python库-源码

  2. PyEcoLib PyEcoLib（用于大肠杆菌大小动态估计的Python库）是用于估计细菌细胞大小随机动态（包括时间连续生长过程和分裂事件）的库。 阅读有关模拟器背后理论。 PyEcoLyb的一些基本用法： 根据可测量的参数（例如生长速率，平均细胞大小和分裂步骤数）以任意精度估算大肠杆菌的随机分裂时间。 这些时间可以与用于基因表达的任何随机模拟算法相结合。 对连续生长和分裂细菌的平均值和大小分布的方差系数进行动态估算。 根据参数计算不同分割策略（加法器，类似计时器，类似大小调整器）

  3. 所属分类：其它

    • 发布日期：2021-02-28
    • 文件大小：157286400
    • 提供者：weixin_42113380

  1. 基于Verilog计算可调的整数除法器的设计

  2. 0 引 言 　　除法器是电子技术领域的基础模块，在电子电路设计中得到广泛应用。目前，实现除法器的方法有硬件实现和软件实现两种方法。硬件实现的方法主要是以硬件的消耗为代价，从而有实现速度快的特点。用硬件的方法来实现除法器的研究很多，如利用微处理器实现快速乘除法运算，FPGA实现二进制除法运算，模拟除法器等；而通过软件实现的除法器算法，可以大大提高器件的工作频率和设计的灵活性，可以从总体上提高设计性能，而设计高效实用的算法是除法器的关键，故除法器的算法研究成为现今热点。 　　目前，软件方面主要是

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：184320
    • 提供者：weixin_38590567
« 12 »