注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的抢答器设计

  2. 智力竞赛抢答计时器的设计 一、 课题说明在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。同时，还可以设置计时、计分、犯规奖惩计录等多种功能。 二、 设计要求 1、设计一个4组参加的智力竞赛抢答计时器。每组设置一个抢答按钮供抢答者使用。 2、电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，当有某一组参赛者首先按下抢答开关时，数码管显示相应组别并伴有声响。此时，电路应具备自锁功能，使别组的抢答开

  3. 所属分类：硬件开发

    • 发布日期：2009-05-11
    • 文件大小：235520
    • 提供者：yinmy123456

  1. （1）设计制作一个容纳4组或8组参赛队的数字式抢答器，每组设置一抢答按钮供抢答者使用。

  2. 一、设计目的………………………………………………1 二、设计内容及要求………………………………………1 三、设计原理………………………………………………1—5 四、主要仪器与设备………………………………………5 五、电路安装与调试………………………………………5—6 六 、设计体会与建议 ……………………………………6

  3. 所属分类：专业指导

    • 发布日期：2009-05-27
    • 文件大小：74752
    • 提供者：picture123

  1. VHDL四路竞赛抢答器

  2. 1.可容纳四组参赛者进行抢答，每组设置一个抢答按钮供抢答者使用。 2.电路具有第一抢答信号的鉴别和锁存功能。在主持人交系统复位并发出抢答指令后，若有一组先按下抢答开关，则该组指示灯亮并用组别显示电路显示抢答者的组别，同时扬声器发出“嘀嘟”的双音音响，且持续2~3秒。此时，电路具备自锁功能，使他组的抢答开关不起作用。 3.具有计分功能，使每组在开始时的分数预置成100分，抢答后由主持人计分，答对一次加10分。

  3. 所属分类：专业指导

    • 发布日期：2010-06-20
    • 文件大小：1048576
    • 提供者：maikexin_325

  1. 数字竞赛抢答器的设计 Verilog

  2. 1、设计一个可容纳4组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 2、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 3、设置一个主持人“复位”按钮。 4、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有LED指示灯和数码管显示成功抢答组并保持5秒钟，扬声器发出3秒的音响。 5、设置一个计分电路，每组开始预置10分，由主持人记分，答对一次加1分，答错一次减1分. 打开qdq.xise,qdq_all.v是总文件，qdqpd，js1，jf分别是抢答判断，计时3

  3. 所属分类：Javascript

    • 发布日期：2010-07-17
    • 文件大小：1048576
    • 提供者：ab0021050

  1. EDA抢答器VHDL设计报告

  2. 1.设计一个可容纳3组参赛的数字式抢答器，每组设一个抢答按钮，供抢答使用。 2.抢答器具有第一信号鉴别和所存功能，使除第一抢答者外的按钮不起作用。 3.设置一个主持人“复位”按钮。 4.主持人复位后，开始抢答，第一信号鉴别所存电路得到信号后，有LED指示灯和数码管显示成功抢答组并保持5秒，扬声器发出3秒的声响。 5.设置一个记分电路，每组开始预置10分，由主持人记分，答对一次加1分，答错一次减1分，捡到0则不允许该组再参与抢答。 6.要求进行按键防抖动设计

  3. 所属分类：专业指导

    • 发布日期：2010-07-17
    • 文件大小：273408
    • 提供者：ab0021050

  1. 单片机8路抢答计分器

  2. 在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等各种手段批示出第一抢答者。同时，还可以设置计分、犯规及奖惩记录等各种功能。本课题的设计可容纳8组参赛者同时参赛，每组设置一个按钮供参赛者抢答使用，当一个组抢答器按下后报警器响起，由于抢答器具有第一信号鉴别和锁存功能使其余的组就抢答无效，抢答的组回答问题后由主持人进行加减分，然后主持人按复位键后继续进行抢答。

  3. 所属分类：硬件开发

    • 发布日期：2011-03-04
    • 文件大小：176128
    • 提供者：g33933611

  1. 数字式竞赛抢答器设计

  2. 数字式竞赛抢答器设计1.可容纳四组参赛者进行抢答，每组设置一个抢答按钮供抢答者使用。 2.电路具有第一抢答信号的鉴别和锁存功能。在主持人交系统复位并发出抢答指令后，若有一组先按下抢答开关，可判断第一抢答者并报警指示抢答成功，其他组抢答均无效。若提前抢答则对相应的抢答组发出警报。 3.具有计分功能，抢答后由主持人计分，答对一次加1分,答错不加分。

  3. 所属分类：电信

    • 发布日期：2012-06-26
    • 文件大小：689152
    • 提供者：t279470720

  1. 四路数字抢答器的设计

  2. 1）设计制作一个容纳4组参赛队的数字式抢答器，每组设置一抢答按钮供抢答者使用。 2）设计抢答者的输入抢答锁定电路、抢答者序号编码、译码和显示电路。 3）设计定时电路，声、光报警或音乐片驱动电路。 4）设计控制逻辑电路，启动、复位电路。 5）设计计分电路，犯规电路。 6）安装自己设计的电路和仿真。 7）写出设计报告。

  3. 所属分类：嵌入式

    • 发布日期：2009-01-03
    • 文件大小：123904
    • 提供者：picture123

  1. 数字抢答器设计设计制作一个容纳4组参赛队的数字式抢答器，每组设置一抢答按钮供抢答者

  2. 1）设计制作一个容纳4组参赛队的数字式抢答器，每组设置一抢答按钮供抢答者使用。 2）设计抢答者的输入抢答锁定电路、抢答者序号编码、译码和显示电路。 3）设计定时电路，声、光报警或音乐片驱动电路。 4）设计控制逻辑电路，启动、复位电路。

  3. 所属分类：专业指导

    • 发布日期：2009-01-03
    • 文件大小：66560
    • 提供者：picture123

  1. 四路数字抢答器的设计

  2. 1）设计制作一个容纳4组参赛队的数字式抢答器，每组设置一抢答按钮供抢答者使用。 2）设计抢答者的输入抢答锁定电路、抢答者序号编码、译码和显示电路。 3）设计定时电路，声、光报警或音乐片驱动电路。 4）设计控制逻辑电路，启动、复位电路。 5）设计计分电路，犯规电路。 6）安装自己设计的电路和仿真。 7）写出设计报告。

  3. 所属分类：嵌入式

    • 发布日期：2018-07-04
    • 文件大小：126976
    • 提供者：qiuzhen11s

  1. 单片机系统开发与应用工程实习报告-eda数字竞赛抢答器

  2. 设计一个可容纳4组参赛的数字式抢答器，每组设一个按钮，供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。设置一个主持人“复位”按钮。主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出2~3秒的音响。设置一个计分电路，每组开始预置100分，由主持人记分，答对一次加10分，答错一次减10分。 本设计为四路数字式竞赛抢答器，所以这种抢答器要求有四路不同组别的抢答输入信号，并能识别最先抢答的信号，直观地通过数显和蜂鸣等方式显示出组别；对

  3. 所属分类：嵌入式

    • 发布日期：2018-08-28
    • 文件大小：259072
    • 提供者：zilingdaier

  1. EDA/PLD中的EDA中的智力抢答系统设计要求

  2. 在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者 。同时，还可以设置计分、犯规及奖惩计录等多种功能。本设计的具体要求是： 　　（1）设计制作一个可容纳四组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。 　　（2）电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，若参加者按抢答开关，则该组指示灯亮并用组别显 示电路显示抢答者的组别，同时扬声器发出“嘀嘟”的双音音响，且持续2～3秒。此

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：34816
    • 提供者：weixin_38553648