注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 模数转换器的规格和性能特点__zhca068

  2. 这份术语表定义了TI公司Delta-Sigma技术、逐次逼近寄存器（SAR）、流水线模数转换器，并详细说明了它们的规格和性能特点。

  3. 所属分类：专业指导

    • 发布日期：2009-10-21
    • 文件大小：1048576
    • 提供者：suntan2006

  1. WinDLX模拟器作业 流水线及RISC处理器的理解

  2. WinDLX模拟器可以装入DLX汇编语言程序，然后单步、设置断点或者连续执行该程序。CPU的寄存器、流水线、I/O和存储器都可以使用图形的方式表示出来。模拟器还提供了对流水线操作的统计功能。该模拟器对理解流水线和RISC处理器的特点很有帮助。

  3. 所属分类：Windows Server

    • 发布日期：2011-05-02
    • 文件大小：31744
    • 提供者：shusheng2010

  1. 巧用移位寄存器位指令实现流水线

  2. 巧用移位寄存器位指令实现流水线巧用移位寄存器位指令实现流水线

  3. 所属分类：其它

    • 发布日期：2011-07-31
    • 文件大小：160768
    • 提供者：lw1988

  1. mips流水线源代码

  2. 用verilog实现的mips流水线处理器源代码，包括数据存储器、指令存储器、ALU、外设、控制器、寄存器堆、整个连接模块

  3. 所属分类：硬件开发

    • 发布日期：2012-11-10
    • 文件大小：15360
    • 提供者：ss_heroes

  1. 使用Verilog实现的32位RISC处理器，4级流水线

  2. 微机原理课程大作业，大家可以参考。由多个v文件组成，包括了ALU、控制器、存储器、各种寄存器、多路选择器、符号扩展器、流水线、冒险、前传都有。并且各文件的接口很清晰。

  3. 所属分类：嵌入式

    • 发布日期：2012-12-15
    • 文件大小：27648
    • 提供者：kangxiuyuan

  1. MIPS流水线CPU设计

  2. 本文围绕着指令执行过程中需经历的五个阶段，详细描述了处理器中各阶段的逻辑设计及其相关功能模块的设计。这五个阶段包括：取指令阶段IF，指令译码阶段ID，指令执行阶段EXE，存储器读写阶段MEM，寄存器写回阶段WB。相关模块包括：程序存储器imem，控制单元controller，寄存器堆regfile，算术逻辑单元alu，数据存储器dmem。在完成了CPU的整体逻辑设计后，通过Modelsim仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。

  3. 所属分类：专业指导

    • 发布日期：2018-06-22
    • 文件大小：237568
    • 提供者：ludric

  1. 详细版流水线寄存器课件

  2. 适合于未认真听讲计算机体系结构的为考试自学人群，该课件带有大量语言解释，适用于开卷考试

  3. 所属分类：讲义

    • 发布日期：2018-07-19
    • 文件大小：3145728
    • 提供者：xu926419

  1. cpu.zip（5级流水线结构的CPU实现）

  2. 一个 5 级流水线结构的简单 CPU的实现。TinyMIPS 的流水线共分为五级，对应五个功能模块，分别为 IF（取指令）、ID（译码）、 EX（执行）、MEM（访存）、WB（写回）。而这五个流水级分别对应 CPU 处理指令时的 五个步骤：IF 级负责从存储器（内存或缓存）中取出指令；ID 级负责将指令译码，并从寄 存器堆取出指令的操作数；EX 级负责根据译码结果执行对应的 ALU 操作；MEM 级负责处 理可能产生访存请求的指令，向存储器（内存或缓存）发送控制信号；WB 级负责将指令的 执行结

  3. 所属分类：专业指导

    • 发布日期：2020-05-25
    • 文件大小：14680064
    • 提供者：weixin_41877670

  1. 基于FPGA的移位寄存器流水线结构FFT处理器设计与实现

  2. 本文设计的FFT处理器，基于FPGA技术，由于采用移位寄存器流水线结构，实现了两路数据的同时输入，相比传统的级联结构，提高了蝶形运算单元的运算效率，减小了输出延时，降低了芯片资源的使用。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：92160
    • 提供者：weixin_38518518

  1. 理解逐次逼近寄存器型ADC：与其它类型ADC的架构对比

  2. 本文说明了SAR ADC的工作原理，采用二进制搜索算法，对输入信号进行转换。本文还给出了SAR ADC的核心架构，即电容式DAC和高速比较器。最后，对SAR架构与流水线、闪速型以及Σ-Δ ADC进行了对比。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：102400
    • 提供者：weixin_38690017

  1. 通过模拟单功能流水线调度过程，掌握流水线技术，学会计算流水线的吞吐率、加速比、效率。

  2. 通过模拟单功能流水线调度过程，掌握流水线技术，学会计算流水线的吞吐率、 加速比、效率。 1 流水线的表示法有三种： 连接图、时空图、预约表。对于线性流水线，主要考虑前二种。 2 流水线的主要特点： 在流水线的每一个功能部件的后面都要有一个缓冲器，称为锁存器、闸门寄存器等， 它的作用是保存本流水段的执行结果。各流水段的时间应尽量相等，否则回引起阻塞、 断流等。只有连续提供同类任务才能充分发挥流水线的效率。在流水线的每一个流水线 段中都要设置一个流水锁存器。流水线需要有“装入时间”和“排

  3. 所属分类：专业指导

  1. 基于DSP的通用变频器技术

  2. 目前数字处理（DSP）技术逐渐成熟，新一代DSP采用哈佛结构、流水线操作（即程序、数据存储器彼此独立），在每一时钟周期内完成取指、译码、读数据以及执行指令等多个操作，从而大大减少了指令执行周期。另外，由于其特有的寄存器结构、功能强大的寻址方式、灵活的指令系统及其强大的浮点运算能力，使得DSP不仅运算能力较单片机有了较大的提高，而且在该处理器上更容易实现高级语言...

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：405504
    • 提供者：weixin_38633157

  1. 三级流水线RISC-V处理器设计与验证

  2. RISC-V作为一种开源精简指令集架构，自发布以来便得到了大量关注。设计了一种三级流水线的RISC-V处理器。其中，采用静态预测BTFN技术处理流水线执行中的分支情况，采用前向旁路传播技术解决数据冒险问题，同时，采用资源共享的办法，复用寄存器堆、加法器、选择器等模块，使设计面积得到一定的优化。在VCS和Verdi等EDA工具中，使用RV32I整数运算指令集对处理器进行了仿真测试，结果表明，所设计的处理器功能正确，达到预定目标。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：69632
    • 提供者：weixin_38714532

  1. 基于FPGA的移位寄存器流水线结构FFT处理器设计与实现

  2. 快速傅里叶变换(FFT)在雷达、通信和电子对抗等领域有广泛应用。近年来现场可编程门阵列(FPGA)的飞速发展，与DSP技术相比，由于其并行信号处理结构，使得FPGA能够很好地适用于高速信号处理系统。由于Altera等公司研制的FFT IP核，价钱昂贵，不适合大规模应用，在特定领域中，设计适合于自己领域需要的FFT处理器是较为实际的选择。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：480256
    • 提供者：weixin_38737144

  1. 基于DSP的通用变频器技术

  2. 目前数字处理（DSP）技术逐渐成熟，新一代DSP采用哈佛结构、流水线操作（即程序、数据存储器彼此独立），在每一时钟周期内完成取指、译码、读数据以及执行指令等多个操作，从而大大减少了指令执行周期。另外，由于其特有的寄存器结构、功能强大的寻址方式、灵活的指令系统及其强大的浮点运算能力，使得DSP不仅运算能力较单片机有了较大的提高，而且在该处理器上更容易实现高级语言。其特殊的结构设计和超强的运算能力，使得以前需要硬件才能实现的功能可移植到DSP中以软件实现，也使得数字信号处理中的一些理论和算法得以实时

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：370688
    • 提供者：weixin_38734492

  1. 基于FPGA的移位寄存器流水线结构FFT处理器的实现

  2. 0引言快速傅里叶变换(FFT)在雷达、通信和电子对抗等领域有广泛应用。近年来现场可编程门阵列(FPGA)的飞速发展，与DSP技术相比，由于其并行信号处理结构，使得FPGA能够很好地适用于

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：1048576
    • 提供者：weixin_38622849

  1. 模拟技术中的理解逐次逼近寄存器型ADC：与其它类型ADC的架构对比

  2. 摘要：逐次逼近寄存器型(SAR)模数转换器(ADC)占据着大部分的中等至高分辨率ADC市场。SAR ADC的采样速率最高可达5Msps，分辨率为8位至18位。SAR架构允许高性能、低功耗ADC采用小尺寸封装，适合对尺寸要求严格的系统。 　　本文说明了SAR ADC的工作原理，采用二进制搜索算法，对输入信号进行转换。本文还给出了SAR ADC的核心架构，即电容式DAC和高速比较器。最后，对SAR架构与流水线、闪速型以及Σ-Δ ADC进行了对比。 　　引言 　　逐次逼近寄存器型(SAR)模拟数

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：158720
    • 提供者：weixin_38739919

  1. 单片机与DSP中的FIR滤波器中的再定相流水线乘法器

  2. 有时，个别系数要比其他所有系数的流水线延迟都多。我们可以用f［n］z-d来模拟这种延迟。如果我们现在加上一个正延迟： 　　两个延迟就可以相互抵消了。将此转换成硬件形式就意味着对于直接形式的FIR滤波器，我们必须使用寄存器前面第歹个位置的输出。 　　这一原则如图（a）所示。图（b）给出了具有两个延迟的再定相流水线乘法器的一个示例。 　　图 再定相FIR滤波器　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：66560
    • 提供者：weixin_38509656

  1. 基于VC++的MIPS整数流水线模拟系统源码+文档

  2. 内容索引:VC/C++源码,其它分类,流水线,寄存器　　基于VC++的MIPS五级整数流水线模拟系统，附有设计文档与源代码，程序主要设计目的如下： 　　1)以交互输入方式或从文件读入方式，输入一段MIPS汇编程序，选择执行模式，算出执行流水线状态图，显示各寄存器或某一存储单元的值（16进制或10进制值），各条指令的执行次数、频度，以及程序执行所用总的时钟周期数。提供界面交互设置或修改寄存器、存储单元的值，能够对寄存器、存储单元和执行统计结果进行清零操作，包括加减法测试，乘除测试，两种执行模式测试

  3. 所属分类：其它

    • 发布日期：2021-03-15
    • 文件大小：701440
    • 提供者：weixin_38509656

  1. 理解逐次逼近寄存器型ADC：与其它类型ADC的架构对比

  2. 摘要：逐次逼近寄存器型(SAR)模数转换器(ADC)占据着大部分的中等至高分辨率ADC市场。SAR ADC的采样速率可达5Msps，分辨率为8位至18位。SAR架构允许高性能、低功耗ADC采用小尺寸封装，适合对尺寸要求严格的系统。 　　本文说明了SAR ADC的工作原理，采用二进制搜索算法，对输入信号进行转换。本文还给出了SAR ADC的架构，即电容式DAC和高速比较器。，对SAR架构与流水线、闪速型以及Σ-Δ ADC进行了对比。 　　引言 　　逐次逼近寄存器型(SAR)模拟数字转换器(A

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：175104
    • 提供者：weixin_38683930
« 12 3 4 5 6 7 8 9 10 »