注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 流水线中的相关WinDLX仿真器

  2. 计算机系统结构上机实验 流水线中的相关WinDLX仿真器 有完整过程和程序代码

  3. 所属分类：嵌入式

    • 发布日期：2010-06-05
    • 文件大小：136192
    • 提供者：prinyi

  1. 现代RISC中的流水线技术

  2. 流水线技术是提高系统吞吐率的一项强大的实现技术，并且不需要大量重复设置硬件。20世界60年代早期的一些高端机器中第一次采用了流水线技术。第一个采用指令流水线的机器是IBM7030（又称作Stretch计算机）。后来的CDC 6600同时采用了流水线和多功能部件。 到了20世纪80年代，流水线技术成为RISC处理器设计方法中最基本的技术之一。RISC设计方法的大部分技术都直接或者间接以提高流水线性能为目标。从此以后，流水线技术也被有效地应用到CISC处理器的设计中。Intel i486是IA32

  3. 所属分类：专业指导

    • 发布日期：2011-01-10
    • 文件大小：292864
    • 提供者：clyzlf

  1. 题目1——流水线中的相关

  2. 1) 用WinDLX模拟器执行下列三个程序（任选一个）： 2) 用WinDLX运行程序structure_d.s，通过模拟：  找出存在结构相关的指令对以及导致结构相关的部件；  记录由结构相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的百分比；  论述结构相关对CPU性能的影响，讨论解决结构相关的方法。 3) 在不采用定向技术的情况下（去掉Configuration菜单中Enable Forwarding选项前的勾选符），用WinDLX运行程序data_d.s。记录数据相关

  3. 所属分类：专业指导

    • 发布日期：2012-07-02
    • 文件大小：524288
    • 提供者：sr135140xr

  1. FPGA实现流水线结构的FFT处理器

  2. FPGA实现流水线结构的FFT处理器，对于FPGA相关开发系统有很大的参考价值。

  3. 所属分类：硬件开发

    • 发布日期：2014-01-24
    • 文件大小：399360
    • 提供者：kim39172210

  1. 结构相关实验报告

  2. WinDLX模拟器是一个图形化、交互式的DLX流水线模拟器，能够演示DLX流水线是如何工作的。该模拟器可以装载DLX汇编语言程序（后缀为“.s”的文件），然后单步、设断点或是连续执行该程序。CPU的寄存器、流水线、I/O和存储器都可以用图形表示出来，以形象生动的方式描述DLX流水线的工作过程。模拟器还提供了对流水线操作的统计功能，便于对流水线进行性能分析。

  3. 所属分类：Windows Server

    • 发布日期：2018-01-04
    • 文件大小：79872
    • 提供者：qq_28185429

  1. 一个MIPS流水线设计实验

  2. 一个MIPS流水线设计实验，考虑了各种相关的因素。逻辑设计验证

  3. 所属分类：专业指导

    • 发布日期：2009-04-22
    • 文件大小：101376
    • 提供者：xuzhanyi

  1. MIPS流水线CPU设计

  2. 本文围绕着指令执行过程中需经历的五个阶段，详细描述了处理器中各阶段的逻辑设计及其相关功能模块的设计。这五个阶段包括：取指令阶段IF，指令译码阶段ID，指令执行阶段EXE，存储器读写阶段MEM，寄存器写回阶段WB。相关模块包括：程序存储器imem，控制单元controller，寄存器堆regfile，算术逻辑单元alu，数据存储器dmem。在完成了CPU的整体逻辑设计后，通过Modelsim仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。

  3. 所属分类：专业指导

    • 发布日期：2018-06-22
    • 文件大小：237568
    • 提供者：ludric

  1. 流水线相关知识ppt

  2. 超标量流水线.pptx 控制冒险的处理.pptx 流水线的“冒险”.pptx 流水线的基本原理.pptx 流水线的优化.pptx 数据冒险.pptx

  3. 所属分类：嵌入式

    • 发布日期：2018-12-23
    • 文件大小：4194304
    • 提供者：weixin_43796349

  1. 计算机系统结构实验，流水线中的相关，循环展开及指令调度，记分牌算法和Tomasulo算法，Cache性能分析

  2. 计算机系统结构实验，流水线中的相关，循环展开及指令调度，记分牌算法和Tomasulo算法，Cache性能分析，伪相联Cache与虚拟Cache（选做），LRU页面置换算法模拟（选做）

  3. 所属分类：软件测试

    • 发布日期：2012-07-02
    • 文件大小：26214400
    • 提供者：xianren007

  1. WinMIPS64.rar 计算机体系结构实验 流水线相关和指令调度实验

  2. 流水线相关和指令调度实验所用，WinMIPS64的浮点加法和浮点乘法的执行阶段进行了流水处理，所以不会导致结构冒险。

  3. 所属分类：其它

    • 发布日期：2020-07-02
    • 文件大小：484352
    • 提供者：qq_43611382

  1. 32位浮点通用数字信号处理器流水线的设计方案

  2. 本系统控制通路部分的设计采用超级哈佛及五级流水线结构。本文分析了该流水线的设计过程，并对遇到的数据相关问题提出了一种新的解决方法。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：154624
    • 提供者：weixin_38654415

  1. 基于流水线加法器的数字相关器设计

  2. 数字相关器在数字扩频通信系统中应用广泛，受数字信号处理器件速度限制，无法应用于高速宽带通信系统，在此提出了一种基于流水线加法器的数字相关处理算法。该算法最大限度地减少了加法器进位操作，解决了基于全加器型数字相关器存在的进位延迟过大的问题，实现了时分多址体制下的同步段数字相关，提高了同步段相关的可靠性。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：200704
    • 提供者：weixin_38622475

  1. 元器件应用中的基于流水线加法器的数字相关器设计

  2. 0引言 　　数字相关器是扩频通信体制下数字中频接收机核心部件之一，在数字扩频通信系统中应用广泛，但由于受数字信号处理器件速度限制，无法应用于高速宽带通信系统。其中一个重要原因是高位数的加法器进位延迟过大，使得在一个采样时钟节拍内无法完成一次累加运算，而导致相关运算错误。随着FPGA技术的快速发展，器件速度的不断提升，这一问题一定程度得到改善，但仍然无法满足高位数扩频码、高采样速率和大动态范围的数字相关器的工程实现，因此必须采用优化算法最大限度地减少加法器进位操作，从而降低电路延迟对数字相关处理

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：158720
    • 提供者：weixin_38552871

  1. EDA/PLD中的可重构平台下AES算法的流水线性能优化

  2. 摘要 AES-Rijndael算法是美国取代DES的新一代分组加密算法标准，也是事实上的国际标准。本文在可重构平台上针对 128位密钥长度AES算法的流水线性能优化技术进行了研究，通过对基本运算优化、循环展开、轮内流水线、轮间流水线、混合多级流水线结构优化等方法的讨论和实现，对比不同优化方法的优缺点及适用环境。实验表明，不同结构的设计，其加密性能存在很大差异。其中，混合多级流水线结构的加密性能达到27．1 Gb／s的速率，为目前国内外相关研究的较好结果。 　　1 AES-RijndaeI算法总

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：261120
    • 提供者：weixin_38698311

  1. EDA/PLD中的基于FPGA的高速数字相关器设计

  2. 摘要：在数字通信的数据传输过程中，需要保持数据在传输过程中的同步，因此要在数据传输过程中插入帧同步字进行检测，从而有效避免发送数据和接收数据在传输过程中出现的异步问题。文中提出了一种采用流水线技术、基于 FPGA设计高速数字相关器的方法。仿真结果表明设计方案是可行的。 　　在数字通信系统中，常用一个特定的序列作为数据开始的标志，称为帧同步字。在数字传输的过程中，发送端要在发送数据之前插入帧同步字。接收机需要在已解调的数据流中搜寻帧同步字，以确定帧的位置和帧定时信息。帧同步字一般为一系列连续的码

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：198656
    • 提供者：weixin_38742927

  1. EDA/PLD中的高速流水线浮点加法器的FPGA实现

  2. 0  引言 　　现代信号处理技术通常都需要进行大量高速浮点运算。由于浮点数系统操作比较复杂，需要专用硬件来完成相关的操作(在浮点运算中的浮点加法运算几乎占到全部运算操作的一半以上)，所以，浮点加法器是现代信号处理系统中最重要的部件之一。FPGA是当前数字电路研究开发的一种重要实现形式，它与全定制ASIC电路相比，具有开发周期短、成本低等优点。但多数FPGA不支持浮点运算，这使FPGA在数值计算、数据分析和信号处理等方面受到了限制，由于FPGA中关于浮点数的运算只能自行设计，因此，研究浮点加法运

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：203776
    • 提供者：weixin_38749863

  1. 单片机与DSP中的滤波器软件流水线原型语言

  2. 过去MathWork公司的Matlab这类解释语言曾被用来作为快速建立原型的工具来完成高级仿真，并用于算法开发。这类工具提供的环境可用于对候选方案进行综合、分析以及可视化。许多这样的软件系统都支持定点分析，并可能与具有数据流或框图形式的用户界面集成在一起（例如，Simulink）。有的情况下，原型代码可以被自动转换为C代码，而且所得代码可以是针对某种特定DSP处理器的（例如，Simulink和Real Time Work shop）。利用仿真可以对解决方案进行测试，同时可以在单步时钟模式下逐步分

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：38912
    • 提供者：weixin_38715831

  1. 嵌入式系统/ARM技术中的TMS320C55x的指令流水线及其效率的提高

  2. 摘要：讨论基于TCP/IP协议栈，利用8位单片机构建嵌入式WebServer的具体技术及相关实现方案；给出系统硬件原理框图和有关软件实现的代码框架结构。     关键词：DSP TMS320C55x 指令流水线 自动保护机制 引 言 　　TMS320C55x（以下简称C55x）是德州仪器公司推出的新一代低功耗高性能16位定点数字信号处理器（DSP）。2002年初，德州仪器公司相继推出了TMS320C55x系列中TMS320VC5510的正式版本，以及TMS320VC5509和 TMS32

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：129024
    • 提供者：weixin_38725450

  1. 单片机与DSP中的32位DSP设计中的流水线数据相关问题及解决办法

  2. 引言 在航空微电子中心的某预研项目中，需要开发设计某32位浮点通用数字信号处理器(DSP)。本系统控制通路部分的设计采用超级哈佛及五级流水线结构。本文分析了该流水线的设计过程，并对遇到的数据相关问题提出了一种新的解决方法。 1 流水线结构 流水线处理器一般把一条指令的执行分成几个步骤，或称为级(stages)。每一级在一个时钟周期内完成，也就是说在每个时钟周期，处理器启动并执行一条指令。如果处理器的流水线有m级，则同时可重叠执行的指令总条数为m。由于每条指令处在不同的执行阶段，因此，如果

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：169984
    • 提供者：weixin_38683721

  1. PipelineWebServiceDeployFramework:部署框架旨在提供一个简单，轻巧，快速集成的流水线部署框架，以确保服务的可靠性，高并发性和可伸缩性-源码

  2. 图像算法服务部署框架 欢迎白嫖。 0x01背景 为了简化小团队的在开发出算法后需要进行的复杂的服务部署，并帮助小团队进行逐步流程化开发。理论上能够方便小团队快速进行想法验证。 并且避免重复造简单的轮子。 顺便内卷（手动狗头 0x02特性 可伸缩性 服务解压缩 支持传统服务和深度学习的模型的配合 支持流水线服务 0x03使用的第三方库 芹菜 Redis Fastapi ncnn 特里顿 0x04发行说明 0x05投稿人 0x06快速部署模型的支持列表 更多开源模型欢迎在issue中补充，也十

  3. 所属分类：其它

    • 发布日期：2021-03-08
    • 文件大小：11534336
    • 提供者：weixin_42121086
« 12 3 4 5 6 7 8 9 10 »