注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 计算机组成原理本科复习题2.rar

  2. 本科生期末试卷十一 一．选择题（每小题1分，共10分） 1．目前大多数集成电路生产中，所采用的基本材料为___a___。 A.单晶硅 B.非晶硅 C.锑化钼 D.硫化镉 2. 用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是___c___。 A.0≤│N│≤1-2-（16+1） B.0≤│N│≤1-2-16 C.0≤│N│≤1-2-（16-1） D.0≤│N│≤1 3. 运算器虽有许多部件组成，但核心部件是___b___。 A.数据总线 B.算术逻辑运算单元 C.多路开关 D

  3. 所属分类：C

    • 发布日期：2010-06-17
    • 文件大小：3145728
    • 提供者：zlzhoulei

  1. GPU精粹2：高性能图形芯片和通用计算编程技...part1.rar

  2. 本书目录 第Ⅰ部分 几何复杂性 第1章 实现照片级真实感的虚拟 植物 5 1.1 场景管理 6 1.1.1 种植栅格 6 1.1.2 种植策略 6 1.1.3 实时优化 7 1.2 草层 7 1.2.1 通过溶解模拟Alpha透明 9 1.2.2 变化 10 1.2.3 光照 11 1.2.4 风 12 1.3 地面杂物层 12 1.4 树和灌木层 13 1.5 阴影 14 1.6 后处理 15 1.6.1 天空圆顶辉散 16 1.6.2 全场景辉光 16 1.7 本章小结 17 参考文献 1

  3. 所属分类：硬件开发

    • 发布日期：2012-02-07
    • 文件大小：61865984
    • 提供者：on__no

  1. CPU的逻辑电路设计方法.rar

  2. 本书详细介绍CPU的逻辑电路设计方法并给出实际的逻辑电路以及功能模拟结果。全书共分十章，首先从数字逻辑和CPU逻辑电路设计开始，以MIPS体系结构中比较典型的指令为样板，讨论了单周期和多周期的CPU设计技术；然后，讨论了系统控制协处理器的设计；最后讨论了较为复杂的存储管理设计技术、中断和例外管理设计技术和流水线CPU设计技术。书中还用MIPS汇编语言编写了用于CPU测试的简单程序，对所设计的CPU逻辑电路进行功能模拟，以验证CPU逻辑电路的正确性。这些电路和程序以及测试波形图均在书中给出。

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：14680064
    • 提供者：weixin_39840387

  1. CPU课设-戴凯旋-2017212603.rar

  2. 1概述 5 1.1MIPS概述 5 1.2MIPS 32 位指令集架构 5 1.2.1数据类型 5 1.2.2寄存器 6 1.2.3指令格式 7 1.2.4寻址方式 8 1.2.5指令集 8 1.2.6字节次序 9 2 实验目的与要求 9 2.1实验目的 9 2.2实验要求 9 3 实验环境 9 4 指令功能及实现 10 4.1 逻辑操作指令 10 4.2 移位操作指令 10 4.3 移动操作指令 11 4.4 算术操作指令 11 4.5 分支转移指令 12

  3. 所属分类：其它

    • 发布日期：2020-03-17
    • 文件大小：5242880
    • 提供者：qq_43912843

  1. 单周期流水线CPU实现.rar

  2. 使用verilog语言，对cpu进行了设计和实现，对三十多条指令都做了设计，并成功实现其功能，做cpu实验的大学同学可以参考，后面还会发一个实验报告。

  3. 所属分类：硬件开发

    • 发布日期：2020-03-16
    • 文件大小：328704
    • 提供者：twq1689739507

  1. 流水线CPU的设计.rar

  2. 计算机组成与设计的实验——流水线CPU的设计，加深对CPU架构的理解。

  3. 所属分类：讲义

    • 发布日期：2019-07-06
    • 文件大小：22528
    • 提供者：qq_37709671

  1. 计算机原理课设，设计cpu007.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：C/C++

    • 发布日期：2020-07-17
    • 文件大小：77824
    • 提供者：hzwang336

  1. 计算机原理课设，设计cpu006.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：Java

    • 发布日期：2020-07-17
    • 文件大小：379904
    • 提供者：hzwang336

  1. 计算机原理课设，设计cpu005.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：C/C++

    • 发布日期：2020-07-17
    • 文件大小：31744
    • 提供者：hzwang336

  1. 计算机原理课设，设计cpu004.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：C/C++

    • 发布日期：2020-07-17
    • 文件大小：427008
    • 提供者：hzwang336

  1. 计算机原理课设，设计cpu003.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：Java

    • 发布日期：2020-07-17
    • 文件大小：173056
    • 提供者：hzwang336

  1. 计算机原理课设，设计cpu002.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：C/C++

    • 发布日期：2020-07-17
    • 文件大小：286720
    • 提供者：hzwang336

  1. 计算机原理课设，设计cpu001.rar

  2. 1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

  3. 所属分类：C/C++

    • 发布日期：2020-07-17
    • 文件大小：321536
    • 提供者：hzwang336

  1. Verilog实现MIPS的5级流水线cpu设计（Modelsim仿真）.rar

  2. 里面是制作5级流水线CPU的源代码文件，用的是Verilog编程，Modelsim仿真。程序实现了数据冒险和控制冒险的解决。配套博文：https://blog.csdn.net/WXY19990803/article/details/104008650

  3. 所属分类：其它

    • 发布日期：2020-07-16
    • 文件大小：13312
    • 提供者：WXY19990803