您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. verilog编写的流水线CPU

  2. 用verilog编写的简单流水线CPU,指令集根据DLX指令集修改而来。只支持定点操作。结构大致为经典的MIPS五段流水线。不包含冲突检测及处理。
  3. 所属分类:专业指导

    • 发布日期:2009-06-28
    • 文件大小:68608
    • 提供者:liujia04
  1. Verilog HDL语言32位MIPS流水线CPU的设计

  2. 一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU,内附详细的代码以及报告文档,还有运行结果截图。CPU实现了20余条常用指令。
  3. 所属分类:专业指导

    • 发布日期:2010-03-11
    • 文件大小:3145728
    • 提供者:thekiwi
  1. verilog编写的流水线cpu

  2. 本科组成原理实验课程作业 verilog编写的可执行22条指令的流水线CPU,不涉及缓存。
  3. 所属分类:专业指导

    • 发布日期:2010-03-15
    • 文件大小:12582912
    • 提供者:iii_9
  1. Verilog语言编写的流水线CPU

  2. 组成原理实验课的内容 用Verilog语言写的流水线CPU,五级流水
  3. 所属分类:专业指导

    • 发布日期:2010-03-24
    • 文件大小:4194304
    • 提供者:njucsqxf
  1. 串行流水线 两级流水线 五级流水线 cpu

  2. 此文档包含串行流水线cpu设计 两级流水线cpu设计和五级流水线cpu设计。内置实验原理,结构分析图和测试报告等
  3. 所属分类:专业指导

    • 发布日期:2010-05-07
    • 文件大小:4194304
    • 提供者:wo36598
  1. 流水线CPU程序设计论文

  2. vhdl编写的流水线cpu程序设计论文。
  3. 所属分类:专业指导

    • 发布日期:2010-06-21
    • 文件大小:914432
    • 提供者:wo36598
  1. 流水线cpu,pipeline_cpu

  2. 流水线cpu,pipeline_cpu,南大计算机系计算机组成原理实验-Pipeline cpu, pipeline_cpu, Nanjing University Department of Computer Science Computer Composition principle experiment
  3. 所属分类:硬件开发

    • 发布日期:2012-03-08
    • 文件大小:10485760
    • 提供者:yingprince
  1. verilog实现的流水线CPU

  2. 通过verilog语言实现的流水线CPU的源文件、工程文件,已通过仿真和下载验证。
  3. 所属分类:专业指导

    • 发布日期:2013-06-10
    • 文件大小:7340032
    • 提供者:sujubyi
  1. LC3指令流水线CPU

  2. 根据LC3指令集,用verilog HDL语言写的流水线CPU,已经通过仿真、烧片测试。
  3. 所属分类:其它

    • 发布日期:2014-03-17
    • 文件大小:4194304
    • 提供者:lanwuwei
  1. Verilog流水线CPU

  2. 一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU
  3. 所属分类:专业指导

    • 发布日期:2015-05-03
    • 文件大小:3145728
    • 提供者:a95586
  1. XilinxSpartan上实现31条MIPS指令流水线CPU

  2. XilinxSpartan-3E上实现31条MIPS指令流水线CPU代码用VerilogHDL编写,含UCF文件和原理说明图,如有错误请联系邮箱zjuwh@sina.cn指正,谢谢。
  3. 所属分类:专业指导

    • 发布日期:2015-10-09
    • 文件大小:142336
    • 提供者:zjuujz
  1. 流水线CPU Verilog设计

  2. 流水线CPU 包括转发暂停等功能,支持mips除eret ,mtc0,mfc0外所有指令(包括乘除运算,读写hi lo,取字节等等)乘除分别需要5,10个周期,代码能通过测试。
  3. 所属分类:专业指导

    • 发布日期:2015-12-23
    • 文件大小:2097152
    • 提供者:sadyedna
  1. 5级流水线CPU

  2. 5级流水线CPU,处理了data hazard,验收过了啦
  3. 所属分类:专业指导

    • 发布日期:2015-12-24
    • 文件大小:2097152
    • 提供者:qq_33348227
  1. 16位5级流水线CPU设计

  2. 使用Verilog实现16位5级流水线CPU设计
  3. 所属分类:硬件开发

    • 发布日期:2016-05-17
    • 文件大小:2097152
    • 提供者:hyhop150
  1. 流水线CPU代码设计

  2. 北航计算机组成课程设计 支持20条指令的流水线CPU的Verilog代码实现,内包含源代码和相应的测试文件
  3. 所属分类:硬件开发

    • 发布日期:2018-05-08
    • 文件大小:31744
    • 提供者:boy560
  1. 流水线CPU设计(50条指令)

  2. 北航计算机组成课程设计 支持50条指令的流水线CPU的Verilog代码实现,内包含源代码和相应的测试文件
  3. 所属分类:硬件开发

    • 发布日期:2018-05-08
    • 文件大小:58368
    • 提供者:boy560
  1. 基于MIPS32的5级流水线CPU设计与实现.zip

  2. 采用MIPs32指令格式,利用vivado软件进行CPU设计。实现功能如下: 1.设计的流水线 CPU 能够执行 20 条整数指令,如sw,lw,beq,jal等。每条指令的编码长度均为 32 位。 2.采用 5 级流水线技术,具有数据前推机制。 3.具有解决控制冒险,数据冒险等问题的能力,能够插入气泡暂停等。 4.具有缩短分支的延迟等方案。 详细分析过程及代码分析参见:https://blog.csdn.net/qq_45288566/article/details/1036572
  3. 所属分类:硬件开发

    • 发布日期:2020-03-18
    • 文件大小:11534336
    • 提供者:qq_45288566
  1. 流水线CPU的设计.rar

  2. 计算机组成与设计的实验——流水线CPU的设计,加深对CPU架构的理解。
  3. 所属分类:讲义

    • 发布日期:2019-07-06
    • 文件大小:22528
    • 提供者:qq_37709671
  1. MIPS 五段流水线CPU.rar

  2. MIPS五段流水线CPU vivado实现 计算机组成原理实验。
  3. 所属分类:专业指导

    • 发布日期:2020-06-03
    • 文件大小:8388608
    • 提供者:weixin_43869091
  1. 流水线CPU.zip

  2. 流水线CPU.zip
  3. 所属分类:互联网

    • 发布日期:2020-06-22
    • 文件大小:8192
    • 提供者:weixin_43975374
« 12 3 4 5 6 7 8 9 10 ... 17 »