注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. ASIC设计流程.ppt

  2. ASIC设计流程 1. 可行性研究 2. 系统设计 3. 模块设计 4. 系统整合 5. 验证 6. 预布局布线 7. 后仿真 8. 布局布线 9. 流片 10. 测试 11. 量产

  3. 所属分类：嵌入式

    • 发布日期：2010-04-21
    • 文件大小：195584
    • 提供者：yangshuyin520

  1. 压控振荡器LC VCO流片

  2. LC VCO流片 LC VCO流片 LC VCO流片 LC VCO流片 LC VCO流片 LC VCO流片 LC VCO流片

  3. 所属分类：硬件开发

    • 发布日期：2011-03-31
    • 文件大小：453632
    • 提供者：tnt881121

  1. reed-solomon decoder 的可综合代码（已流片的代码）

  2. 已流片项目中的reed-solomon译码器的verilog代码。

  3. 所属分类：电信

    • 发布日期：2013-07-12
    • 文件大小：31744
    • 提供者：crazychen2005

  1. SOC开发设计流片等工艺流程

  2. SOC开发设计流片等工艺流程介绍得非常详细欢迎大家下载

  3. 所属分类：硬件开发

    • 发布日期：2018-10-29
    • 文件大小：15728640
    • 提供者：qq_42019306

  1. fractional N PLL 设计例子, 有原理图, 流片成功

  2. fractional N PLL 设计例子, 有原理图, 流片成功. 成功 , 设计 Fractional N PLL design example.pdf

  3. 所属分类：硬件开发

    • 发布日期：2019-09-09
    • 文件大小：313344
    • 提供者：drjiachen

  1. 流片验证过的wishbone接口的I2C总线verilog 代码

  2. 流片验证过的wishbone接口的 I2C总线 verilog 代码

  3. 所属分类：硬件开发

    • 发布日期：2019-08-24
    • 文件大小：353280
    • 提供者：drjiachen

  1. 10位40MSPS模数转换器片内基准电压源设计.

  2. 10位40MSPS的ADC片内面积小、高精度的基准电压源,采用带隙电压源为基本结构,重点设计 了一种新型的高增益、宽输入范围的CMOS运算放大器,以提高基准电压源精度;并设计出两组基准电压RET与 REB,及其差值为ADC的基准比较电压,以进一步减小绝对误差.采用Chart 0.35μm CMOS工艺参数进行了 Hspice仿真,所设计的运算放大器增益为88 dB,基准电压源的随电源电压变化的偏差小于5 mV,温度系数小于 10-4/°C.经流片测试所设计的基准电压源能很好地满足ADC的要求.

  3. 所属分类：专业指导

    • 发布日期：2012-01-08
    • 文件大小：102400
    • 提供者：sinb5257

  1. IC 业界名词解释芯片 流片 集成电路

  2. 芯片、集成电路、系统芯片(SoC)、集成电路设计、硅片制造、EMS、流片等等……

  3. 所属分类：嵌入式

    • 发布日期：2010-10-20
    • 文件大小：38912
    • 提供者：shiguolijun

  1. 旋流片旋流角度对低热值煤层气燃烧特性的影响

  2. 基于自行搭建的低热值煤层气燃烧实验系统,设计了4种由不同旋流角度的旋流片组合成的低热值煤层气燃烧器,并进行燃烧特性的实验研究,分析了旋流角度对于燃烧室内速度、温度及火焰结构特性的影响。研究表明:旋流角度对燃烧室内的流速、温度及火焰结构特性有重要影响,旋流角增大,最大轴向速度向燃烧室后部偏移,轴向温度峰值向燃烧室前部偏移,温度峰值先增后减。旋流片旋流角为45°时,燃烧室内流速和温度分布最均匀,且平均火焰长度较短,平均火焰直径最大,火焰充满度更好。

  3. 所属分类：其它

    • 发布日期：2020-07-19
    • 文件大小：288768
    • 提供者：weixin_38686231

  1. 想一次性流片成功 ASIC设计中这些问题不可忽视

  2. 。本文结合NCverilog，DesignCompile，Astro等ASIC设计所用到的EDA软件，从工艺独立性、系统的稳定性、复杂性的角度对比各种ASIC的设计方法，下面一起来学习一下

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：119808
    • 提供者：weixin_38621386

  1. 一种彩色LED显示屏16位恒流驱动芯片设计

  2. 本文基于CSMC 0.5 μm 5 V CMOS工艺，采用高精度基准电压抗失调和驱动电流输出匹配等技术，设计了一种适用于户外工作环境的彩色LED显示屏16位恒流驱动专用芯片，经仿真测试和流片验证，证明所研制芯片达到应用指标要求。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：303104
    • 提供者：weixin_38727825

  1. 一种彩色LED显示屏16位恒流驱动芯片设计

  2. 本文基于CSMC 0.5 μm 5 V CMOS工艺，采用高精度基准电压抗失调和驱动电流输出匹配等技术，设计了一种适用于户外工作环境的彩色LED显示屏16位恒流驱动专用芯片，经仿真测试和流片验证，证明所研制芯片达到应用指标要求。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：296960
    • 提供者：weixin_38655347

  1. 一种高精度高温度稳定性恒流源的研究

  2. 本文设计一种温度补偿的方法实现了高精度低温漂精密恒流源电路的设计，通过在生产线上的实际流片测试证明，这种方法是可行的，具有较好的使用价值和应用前景。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：221184
    • 提供者：weixin_38677505

  1. 新型大功率LED恒流驱动芯片设计

  2. 设计了一款基于BUCK电路的大功率LED恒流驱动芯片，芯片集成了带隙基准源模块、LDO模块、偏置电流产生模块、数字调光模块、过温保护模块、逻辑控制模块和驱动模块等。对带隙参考源、高压LDO和过热保护3个子模块电路的设计做了重点研究，通过Cadence软件对子电路和系统的各项参数进行了模拟仿真和优化，对整体电路的版图进行了设计和验证，芯片面积为1 680 μm×1 210 μm。采用VIS公司的0.35 μm 40 V BCD工艺进行了流片。测试结果表明，芯片基于控制导通时间的控制方式实现了高精度

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：557056
    • 提供者：weixin_38616033

  1. 一种彩色 LED显示屏16位恒流驱动专用芯片的设计

  2. 基于CSMC 0.5 μm 5 V CMOS标准工艺，流片实现了一种彩色LED显示屏16位恒流驱动专用芯片的设计。采用高精度的基准电源抗失调和驱动电流输出匹配等技术，保证了在-40 ℃～80 ℃工作温度、4.5 V～7 V工作电压和负载宽幅改变情况下，芯片各通道最大输出电流达到106 mA，而相应的位间电流输出误差小于2.1%，片间电流输出误差小于3.3%。同时电源电压调整率为0.3%，输出电压调整率为0.09%。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：208896
    • 提供者：weixin_38732252

  1. RFID技术中的全球首颗CMOS单芯片TD-SCDMA射频IC完成流片和测试

  2. 锐迪科微电子(RDA)公司宣布，由其独立开发并拥有自主知识产权的第三代移动通信TD－SCDMA终端射频芯片，已经完成工程样片流片和基带厂商测试。应用该款芯片的手机制造和调试进展顺利，预计将于近期内实现量产。这款芯片是全球首颗基于CMOS技术的单芯片TD-SCDMA射频芯片，其良好的集成度、稳定性和高性价比优势被业界普遍看好。     除射频芯片外，锐迪科公司还研发设计成功TD-SCDMA功率放大器和射频开关，成为能够提供完整的TD-SCDMA射频前端解决方案的厂商，锐迪科在TD-SCDMAD

  3. 所属分类：其它

    • 发布日期：2020-11-28
    • 文件大小：55296
    • 提供者：weixin_38694566

  1. 单片机与DSP中的成功流片的可靠途径

  2. 成功流片的可靠途径 Altera 亚太区市场经理　Louie Leung ASIC设计风险就在几年前，开发IC几乎是很普遍的工作。逻辑设计者将逻辑实现提供给后端团队进行布局布线，送厂下单（Tape-out）几乎是自动的，基本上都能保证第一或第二轮投片成功。在此期间，ASIC库可以相对简单的一步一步地移植，这样有助于构造自身完整的设计。根据摩尔定律，硅工艺的发展是必然的，因为其在成本（更小的裸片面积）、逻辑集成度、性能和功耗上具有天然的优势。因为半导体业界已经进入深亚微米时代如0.13 m和

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：111616
    • 提供者：weixin_38519234

  1. 龙芯1号物理设计及流片

  2. 芯片研发技术支撑体系的建立保证了龙芯1号物理设计及流片的成功。这部分工作主要包括：●逐步建立较完整的超深亚微米集成电路E-DA设计环境；●选择代工厂(Foundry)和单元库提供商，并得到代工厂的认可，成为其0．18微米CMOS工艺的正式客户，从而得到完整的技术支持；等等。龙芯1号物理设计中，解决了如下两个主要问题： ●超深亚微米集成电路的设计流程。我们借鉴了其他单位、许多集成电路设计企业和Foundry的参考流程，结合龙芯1号的实际需求及已有的EDA工具，实现了自己的设计流程，并成功流片。●0

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：35840
    • 提供者：weixin_38607971

  1. 基于多项目晶圆流片的规模化光子集成技术

  2. 随着光网络通信容量的高速增长, 将分立的光学器件集成化以减小器件尺寸、降低成本成为光电子器件发展的必然趋势。光子集成回路具有尺寸小、功耗低、质量轻等优点, 是解决未来宽带光网络能耗大、体积大、容量小等问题的关键技术。综述了基于多项目晶圆流片的规模化光子集成技术, 主要包括硅基光子集成技术、Ⅲ-V族磷化铟集成技术, 以及以氮化硅和二氧化硅多层波导结构为基础的TriPleX集成技术; 介绍了目前可以提供这3种多项目晶圆流片光子集成技术的代工平台以及利用这些代工平台实现的一些光子集成芯片, 并对这些平

  3. 所属分类：其它

    • 发布日期：2021-02-07
    • 文件大小：10485760
    • 提供者：weixin_38657984

  1.  一种低延时片上网络路由器的设计与实现

  2. 通过分析流水线结构和单周期结构的片上网络路由器，提出了一种低延时片上网络路由器的设计，并在SMIC 0.13um Mixed-signal/RF 1.2V/3.3V工艺进行流片验证。芯片测试结果表明，该路由器可以在300 MHz时钟频率下工作，并且在相同负载下，与其他结构的路由器相比较，其能够在较低延时下完成数据包传送功能。

  3. 所属分类：其它

    • 发布日期：2021-01-30
    • 文件大小：932864
    • 提供者：weixin_38617335
« 12 3 4 5 6 7 8 9 10 ... 50 »