注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的快速浮点除法器IP核的实现

  2. 基于FPGA的快速浮点除法器IP核的实现

  3. 所属分类：硬件开发

    • 发布日期：2009-05-16
    • 文件大小：704512
    • 提供者：zgf841122

  1. 高级浮点除法器的fpga实现

  2. 实现浮点数乘法和除法运算，采用硬件描述语言高效的实现了浮点除法运算

  3. 所属分类：其它

    • 发布日期：2011-05-15
    • 文件大小：81920
    • 提供者：sunzhenchao7

  1. （熟读专家系列）《ModelSim电子系统分析及仿真》

  2. 《ModelSim电子系统分析及仿真》主要内容简介：ModelSim是优秀的HDL仿真软件之一，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。《ModelSim电子系统分析及仿真》以ModelSim 6.1f版软件为例，由浅入深、循序渐进地

  3. 所属分类：硬件开发

    • 发布日期：2013-08-15
    • 文件大小：48234496
    • 提供者：u011708448

  1. Verilog写的浮点除法器

  2. 用Verilog写的浮点除法器，作为初学者的参考文件！

  3. 所属分类：其它

    • 发布日期：2013-09-18
    • 文件大小：68608
    • 提供者：xsx669

  1. 基于SRT 和 Restoring 算法的双精度浮点除法器设计

  2. 提出了一种基于 SR T 迭代算法的除法器的改进方法 ,采用 Re sto ri ng 和 SR T 算法来互补共同完成双精度浮 点除法器的设计 , 当被除数的位数很大时采用改进过的 Re sto ri ng 算法来完成除法运算 , 并通过倒数查找表把 Re sto ri ng 和 SR T 运算结果统一起来 ; 在 SR T 运算中应用了 On 2 t he 2 f l y 飞速转换算法 , 查找表模块采用 Qui ne 2 McCl uskey 化简方法使用高度简化的与或逻辑代替大量的比较

  3. 所属分类：硬件开发

    • 发布日期：2014-08-06
    • 文件大小：448512
    • 提供者：wb2009_happy

  1. 基于SRT算法的单精度浮点除法器

  2. 采用Verilog HDL语言，在FPGA上实现了单精度浮点除法器的设计，通过采用SRT算法、SD表示法、常数比较法以及飞速转换法，进一步提高电路的运算速度。本文使用NC－sim和Maxplus2仿真软件进行前仿真和后仿真，使用Synplify进行逻辑综合，采用的器件是EPF10K40RC208-3，对除法器进行了仿真。

  3. 所属分类：硬件开发

    • 发布日期：2014-08-06
    • 文件大小：154624
    • 提供者：wb2009_happy

  1. 数字通信同步技术的MTALAB与FPGA实现》PPT版

  2. ppt是书的辅助 书上目录 第1章 同步技术的概念及FPGA基础 1 1.1 数字通信中的同步技术 2 1.2 同步技术的实现方法 4 1.2.1 两种不同的实现原理 4 1.2.2 常用的工程实现途径 5 1.3 FPGA概念及其在信号处理中的应用 6 1.3.1 基本概念及发展历程 6 1.3.2 FPGA的结构和工作原理 8 1.3.3 FPGA在数字信号处理中的应用 14 1.4 Xilinx器件简介 15 1.4.1 Xilinx器件概况 15 1.4.2 Spartan系列器件 1

  3. 所属分类：讲义

    • 发布日期：2015-02-12
    • 文件大小：14680064
    • 提供者：dai891011

  1. 计算机算术运算实现原理全解.rar

  2. 本pdf文档介绍了计算机算术运算的原理、结构与设计。从简单的各类加减法到各种算法实现的乘法器、除法器，以及一些浮点运算、函数运算等等。深入浅出的解扰各种实现方法，帮你快速入门。作为手头一个全面的查找手册是非常不错的。主要包含以下四个领域：基数算术运算，带符号数字的算术运算，初等函数，流水线算术运算。每章后均附有习题和参考资料来源，有助于寻根问底。

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：4194304
    • 提供者：weixin_39840924

  1. 计算机组成原理复习资料.pdf

  2. 计算机组成原理的复习资料by中大，这个里边总结的东西非常独到Computer Organization and design the hardware/Software Interface Fifth editic 性能度量公式:CPU性能公式:cPU时间=指令数*cP时钟周期时间 或 cPU时间=指令数CP时钟频率 指令数:执行某程序所需的指令数量;CPl:执行某个程序段时每条指令所需的时钟周 期数;时钟周期时间:时钟频率的倒数 功耗墙:功耗( Power),功率的损耗,在单位吋间中所消耗的能

  3. 所属分类：讲义

    • 发布日期：2019-07-04
    • 文件大小：1048576
    • 提供者：weixin_38889708

  1. ip和三段式-韩笑.pdf

  2. 开发利用ip核和三段式流水灯的开发。Xilinx有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。

  3. 所属分类：硬件开发

    • 发布日期：2020-11-05
    • 文件大小：3145728
    • 提供者：a1244717995

  1. 基于Goldschmidt算法的带共享乘数的高性能FP分频器

  2. 针对除法复杂，计算时间长的问题，提出了一种基于Goldschmidt算法的高性能浮点除法器设计方法。通过节省面积获得迭代的初始值，并在迭代单元中采用并行乘数以减少延迟。 提出了使用状态机控制来支持管道执行的FP.divider，以提高吞吐量。 该设计通过共享现有的乘法器在数字信号处理（DSP）芯片中实现。

  3. 所属分类：其它

    • 发布日期：2021-03-07
    • 文件大小：458752
    • 提供者：weixin_38689113

  1. 改进的Goldschmidt双精度浮点除法器

  2. 针对嵌入式处理器对面积要求极为苛刻的特点，提出了一种改进的基于Goldschmidt算法的双精度浮点除法器。 改进的除法算法的计算过程分为两个阶段，第一阶段采用线性minimax多项式逼近算法得到一个具有15-bit精度的除数倒数的估计值。相比于minimax 二次多项式逼近，一次多项式逼近会获得一个更小的查找表（LUT）以及在部分积累加过程中获得更少的计算量。 在第二阶段，采用基于硬件复用的方法实现两次Goldschmidt迭代，使得两次Goldschmidt迭代仅仅使用一个乘法器和一个求补单

  3. 所属分类：其它

    • 发布日期：2021-01-29
    • 文件大小：677888
    • 提供者：weixin_38746926