本文介绍了一种以FPGA为基础的数字密码锁。采用自顶向下的数字系统设计方法，将数字密码锁系统分解为若干子系统，并且进一步细划为若干模块，然后用硬件描述语言VHDL来设计这些模块，同时进行硬件测试。测试结果表明该数字密码锁能够校验10位十进制数字密码，且可以预置密码，设有断电保护装置，解码有效指示等相应功能。 　　1功能概述 　　(1)密码锁的工作时钟由外部晶振提供，时钟频率为50MHz，运算速度高，工作性能稳定。 　　(2)密码的设置和输入由外接键盘完成，控制