您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 04_使用Timequest约束和分析源同步电路

  2. 04_使用Timequest约束和分析源同步电路
  3. 所属分类:专业指导

    • 发布日期:2010-07-03
    • 文件大小:2097152
    • 提供者:zhuxiaobo225761
  1. FPGA中实现源同步LVDS接收正确字对齐.doc

  2. 个人资料整理FPGA中实现源同步LVDS接收正确字对齐.doc
  3. 所属分类:嵌入式

    • 发布日期:2011-07-17
    • 文件大小:474112
    • 提供者:maika
  1. source-synchronous 源同步原理

  2. source-synchronous 源同步原理
  3. 所属分类:硬件开发

    • 发布日期:2011-11-25
    • 文件大小:625664
    • 提供者:blue_iii
  1. 源同步理论

  2. 源同步理论 source-synchronous
  3. 所属分类:硬件开发

    • 发布日期:2011-11-25
    • 文件大小:117760
    • 提供者:blue_iii
  1. 源同步接口的时序模型

  2. 源同步接口的时序模型
  3. 所属分类:Web开发

    • 发布日期:2011-11-25
    • 文件大小:209920
    • 提供者:blue_iii
  1. 针对高速接口的源同步时钟实现方案的研究

  2. 针对高速接口的源同步时钟实现方案的研究针对高速接口的源同步时钟实现方案的研究
  3. 所属分类:硬件开发

    • 发布日期:2011-11-25
    • 文件大小:40960
    • 提供者:blue_iii
  1. 高速源同步系统时序分析

  2. 针对共同时钟同步系统与源同步系统详细的时序分析过程,好东西,大家共享之!
  3. 所属分类:硬件开发

    • 发布日期:2013-03-24
    • 文件大小:152576
    • 提供者:chenzhugy
  1. 时间同步设置

  2. 设置时间同步,可以单独设置服务端和客户端。 1、可以选择或输入时间服务器,可以输入时间间隔值,设置好后系统就会自动根据时间源同步本机时间。 2、打开程序会显示本机的时间同步设置信息,比如时间服务器、时间间隔、是否作为服务器和服务器参数等。 3、本程序只是用来设置时间同步参数,设置功能后即执行了一次时间同步,之后就可以退出。 4、时间同步是用操作系统的时间服务同步时间,不是用本程序定时执行同步。
  3. 所属分类:Delphi

    • 发布日期:2013-09-24
    • 文件大小:564224
    • 提供者:centione
  1. 时间同步设置2.0(免费)

  2. 设置时间同步,可以单独设置服务端和客户端,也可以单独同步时间。 1、可以选择或输入时间服务器,可以输入时间间隔值,设置好后系统就会自动根据时间源同步本机时间。 2、打开程序会显示本机的时间同步设置信息,比如时间服务器、时间间隔、是否作为服务器和服务器参数等。 3、本程序可以用来设置时间同步参数,也可以单独执行时间同步,之后就可以退出。 4、时间同步用操作系统的时间服务自动同步时间,也可以用本程序手动执行同步。 本次修改如下: 1、可以自动读取本机时间服务器列表,并自动定位到当前的时间服务器。
  3. 所属分类:Delphi

    • 发布日期:2013-10-27
    • 文件大小:567296
    • 提供者:centione
  1. 时钟源同步源码

  2. 时钟源同步配置模块代码
  3. 所属分类:C

    • 发布日期:2014-01-27
    • 文件大小:24576
    • 提供者:u010587742
  1. 文件同步修改工具

  2. SYNC程序同文件夹下建立一个data.txt文件 文件内容: 一行为一组需要同步文件的文件夹,两个地址用“,”逗号隔开, 程序是用java编写,请安装Java,我使用1.7以上jre,其他你们可以自己测试 程序目前最多同步两组文件夹, 程序只会同步两组文件夹中同名的文件,且只会将较新的文件作为同步源 同步开启后会实时同步,如果在使用工具修改的ape们有时会发生文件暂未释放的情况,请稍等后重试, 如有新的建议可以留言 本程序是在项目中为了某些奇特需求而自行编写的文件,请勿用于商业用途
  3. 所属分类:Java

    • 发布日期:2017-09-26
    • 文件大小:162816
    • 提供者:angjbyszsh
  1. 文件同步器(测试版)

  2. 这只是一个测试版执行文件,源码在定稿后发出。 1、“源同步目录”是原始的文件夹。 2、“目标同步目录”是待同步的文件夹。 3、选择好后,点“分析”,得出结果。 4、选择某一项或多项后按“空格键”可以改变该项的有效性状态。有效性修改为“×”后,将该文件不能被同步。 5、“同步添加”将添加新的文件到“目标同步目录”。 6、“同步删除”将删除“目标同步目录”中多余的文件。 7、“同步更新”将覆盖“目标同步目录”中文件长度不同的文件。 请使用的朋友留下使用感想,提出宝贵意见,以便我修改补充。谢谢。
  3. 所属分类:专业指导

    • 发布日期:2009-02-14
    • 文件大小:36864
    • 提供者:baoyz
  1. Altera官方源同步时序约束指南-AN433

  2. Altera官方时序约束指南文档,也可在官方网站下载,文档编号AN433,里面讲了能够碰到的大部分源同步时序约束方法,很值得一看
  3. 所属分类:硬件开发

    • 发布日期:2018-08-21
    • 文件大小:1048576
    • 提供者:neoitachi
  1. 并行通信源同步方式介绍

  2. 我们都知道源同步方式的典型代表是DDRx信号,本文就来介绍源同步方式是怎样改善系统同步的先天不足的。
  3. 所属分类:其它

    • 发布日期:2020-07-14
    • 文件大小:101376
    • 提供者:weixin_38570854
  1. 源同步信号跨时钟域采集的两种方法

  2. 对于数据采集接收的一方而言,所谓源同步信号,即传输待接收的数据和时钟信号均由发送方产生。FPGA应用中,常常需要产生一些源同步接口信号传输给外设芯片,这对FPGA内部产生时钟或数据的逻辑和时序都有较严格的要求。而内部的逻辑和时序。当然,无论何种情况,目的只有一个,保证信号稳定可靠的被传送或接收。
  3. 所属分类:其它

    • 发布日期:2020-08-04
    • 文件大小:71680
    • 提供者:weixin_38629274
  1. EDA/PLD中的在FPGA中实现源同步LVDS接收正确字对齐

  2. 在串行数据传输中,数据接收端需要一些特定的信息来恢复出正确的字边界,以确定串行码流中哪些比特属于原始并行数据里的同一时钟节拍里的数据,这一处理过程称为字对齐(Word Aligner)。一些标准的协议会定义特殊的码型(常见的码型如8B/10B编码中的K28.5)用于字对齐处理。另一些带源同步时钟的LVDS接口,通常会利用低频的源同步时钟来携带字对齐信息,用于接收端的正确恢复。FPGA对上述两种方案都可以进行正确处理。那么,如何FPGA中利用低频源同步时钟实现低压差分信号(LVDS)接收字对齐呢?
  3. 所属分类:其它

    • 发布日期:2020-11-07
    • 文件大小:315392
    • 提供者:weixin_38545243
  1. EDA/PLD中的ISE软件中为源同步中

  2. 在ISE软件中为源同步接口增加了datasheet报告的新功能,目的是帮助设计者在FPGA实现之后明白时钟和数据的关系,并且把时钟调整到数据中间。图1所示范例描述了一个实际的应用,数据和时钟路径中都有延时和相位调整电路。表格中"Source Offset To Cente"(灰色显示)部分表示数据源相对中间位置的偏移量,即如果数据延时可以调整,那么需要调整多大延时才可以让时钟位于数据中间,时序图中标出了这个偏移量的含义。在这个例子中都是负值,它表示需要减小数据延时才可以让时钟处在数据中间。
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:315392
    • 提供者:weixin_38697579
  1. 基础电子中的源同步技术原理

  2. 源同步技术就是专门处理高速率和高带宽的并行接口,本质上就是把源端IC的数据和对应的时钟同时转发给下行的目的端IC,有效地避开了系统同步所难解决的问题。本节ChipSync源同步技术的3大关键模块如图所示,它们是由接收模块、发送模块和高速时钟模块组成。   (1)接收模块   接收模块的功能处理上行源端IC转发过来的数据和时钟,一般来说,需要把高速的数据转化为低速的用户数据。同时为了保证最大的时钟有效采样窗口,还需要首先对接收的高速数据进行DPA。   (2)发送模块   发送模块的功能是
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:49152
    • 提供者:weixin_38642864
  1. ISE软件中为源同步中

  2. 在ISE软件中为源同步接口增加了datasheet的新功能,目的是帮助设计者在FPGA实现之后明白时钟和数据的关系,并且把时钟调整到数据中间。图1所示范例描述了一个实际的应用,数据和时钟路径中都有延时和相位调整电路。表格中"Source Offset To Cente"(灰色显示)部分表示数据源相对中间位置的偏移量,即如果数据延时可以调整,那么需要调整多大延时才可以让时钟位于数据中间,时序图中标出了这个偏移量的含义。在这个例子中都是负值,它表示需要减小数据延时才可以让时钟处在数据中间。  
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:491520
    • 提供者:weixin_38650150
  1. 在FPGA中实现源同步LVDS接收正确字对齐

  2. 在串行数据传输中,数据接收端需要一些特定的信息来恢复出正确的字边界,以确定串行码流中哪些比特属于原始并行数据里的同一时钟节拍里的数据,这一处理过程称为字对齐(Word Aligner)。一些标准的协议会定义特殊的码型(常见的码型如8B/10B编码中的K28.5)用于字对齐处理。另一些带源同步时钟的LVDS接口,通常会利用低频的源同步时钟来携带字对齐信息,用于接收端的正确恢复。FPGA对上述两种方案都可以进行正确处理。那么,如何FPGA中利用低频源同步时钟实现低压差分信号(LVDS)接收字对齐呢?
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:446464
    • 提供者:weixin_38645198
« 12 3 4 5 6 7 8 9 10 ... 50 »