注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 用硬件描述语言设计浮点乘法器（原码一位乘法)

  2. 用硬件描述语言设计浮点乘法器（原码一位乘法) 课程设计报告。 很全面的

  3. 所属分类：专业指导

    • 发布日期：2010-07-10
    • 文件大小：555008
    • 提供者：l326107675

  1. 基于IEEE754标准的浮点乘法器

  2. 本设计是基于fpga的浮点乘法器设计，两个浮点数用ieee754标准表示，程序采用的verilog语言

  3. 所属分类：专业指导

    • 发布日期：2011-05-13
    • 文件大小：49152
    • 提供者：zsh6364931

  1. 基于FPGA单精度浮点乘法器的设计实现与测试

  2. 基于FPGA单精度浮点乘法器的设计实现与测试

  3. 所属分类：硬件开发

    • 发布日期：2011-07-31
    • 文件大小：262144
    • 提供者：majijuncekong

  1. fpga中浮点乘法器的实现

  2. fpga中浮点乘法器的实现fpga中浮点乘法器的实现

  3. 所属分类：硬件开发

    • 发布日期：2011-07-31
    • 文件大小：199680
    • 提供者：majijuncekong

  1. 32位单精度浮点乘法器的FPGA实现

  2. 32位单精度浮点乘法器的FPGA实现32位单精度浮点乘法器的FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2011-07-31
    • 文件大小：128000
    • 提供者：majijuncekong

  1. 浮点乘累加处理单元的 F P G A实现

  2. 浮点乘累加处理单元的 F P G A实现浮点乘累加处理单元的 F P G A实现

  3. 所属分类：硬件开发

    • 发布日期：2011-07-31
    • 文件大小：276480
    • 提供者：majijuncekong

  1. ecc192椭圆曲线点乘汇编代码

  2. 自己写的汇编语言计算ECC-192域的椭圆曲线的点乘运算 采用代码完全拆分的乘法及平方，快速约减，宽度为5的窗口NAF，混合坐标（jacobi chudnovsky 仿射坐标）点加。

  3. 所属分类：网络安全

    • 发布日期：2011-08-16
    • 文件大小：22528
    • 提供者：cosimo_dw

  1. 浮点乘法器IEEE舍入的实现

  2. 描述了浮点乘法器中舍入的基本方法，介绍了一种实现舍入的系统的设计方法和硬件模型，并对它进行了分 析，在这种系统设计方法的基础上，提出了一种直接预测和选择的舍入方案。

  3. 所属分类：其它

    • 发布日期：2011-08-18
    • 文件大小：148480
    • 提供者：ziziyeli

  1. 基于VHDL 语言的浮点乘法器的硬件实现

  2. 本文提出了一种基于VHDL 语言的浮点乘法器的硬件实现方法, 就是用VHDL 语言描述设计文件, 用 FPGA 实现浮点乘法, 并在Maxplus2 上进行了模拟仿真, 得到了很好的结果. 该浮点乘法可以实现任意位的乘 法运算.

  3. 所属分类：专业指导

    • 发布日期：2011-08-18
    • 文件大小：181248
    • 提供者：ziziyeli

  1. java写的椭圆曲线密码算法中的点乘算法

  2. 自己编写的java语言描述 椭圆曲线密码系统算法中的点乘运算 ，可以实现nQ运算。初学者可以用来参考 学习

  3. 所属分类：其它

    • 发布日期：2011-10-11
    • 文件大小：3072
    • 提供者：zufei0814

  1. 基于VHDL语言的浮点乘法器的硬件实现

  2. 基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的浮点乘法器的硬件实现，基于VHDL语言的

  3. 所属分类：硬件开发

    • 发布日期：2011-10-12
    • 文件大小：151552
    • 提供者：devpearl110

  1. 32位单精度浮点乘法器的FPGA实现

  2. 32位单精度浮点乘法器的FPGA实现，帮助你如何通过FPGA实现32位单精度浮点乘法器

  3. 所属分类：嵌入式

    • 发布日期：2013-04-01
    • 文件大小：178176
    • 提供者：shiyangcool

  1. 浮点乘法器

  2. 浮点乘法器相关介绍，全是英文的哦！基于FPGA浮点乘法器的设置，有兴趣的看看

  3. 所属分类：C/C++

    • 发布日期：2013-11-16
    • 文件大小：299008
    • 提供者：u012854915

  1. cuda 高性能计算作业 点乘 dot

  2. 中科院 高性能课程 cuda优化并行点乘

  3. 所属分类：C/C++

    • 发布日期：2015-05-24
    • 文件大小：4096
    • 提供者：u010025211

  1. 课程设计报告——用硬件描述语言设计浮点乘法器（原码一位乘法)

  2. 完完整整的课程设计报告——用硬件描述语言设计浮点乘法器（原码一位乘法)，仅去除了作者和指导老师名字

  3. 所属分类：专业指导

    • 发布日期：2015-06-01
    • 文件大小：2097152
    • 提供者：srt060528

  1. 32位单精度浮点乘法器的FPGA实现

  2. 32位单精度浮点乘法器的FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2016-12-11
    • 文件大小：292864
    • 提供者：aqwtyyh

  1. FPGA 浮点乘法器源码

  2. verilog 语言写的FPGA内部实现硬件浮点乘法器的源码，两个时钟周期完成一次浮点乘法运算，里面调用了一个xilinx的定点乘法器IP核，因不同的FPGA芯片其定点乘法器IP核可能不同，所以本例子不包含该IP核的源码，请根据自己的硬件平台，自行生成32bit的定点乘法器IP,然后才能调试本例。如有疑问，请加我QQ:898975448

  3. 所属分类：硬件开发

    • 发布日期：2017-10-23
    • 文件大小：2048
    • 提供者：dqthy

  1. 矩阵点乘运算值得珍藏

  2. 花了好长时间，找到矩阵点乘运算的例子，适当修改就可以为自己所用，值得看看。

  3. 所属分类：专业指导

    • 发布日期：2009-02-11
    • 文件大小：2048
    • 提供者：mayaojian

  1. 基于FPGA的高速流水线浮点乘法器设计与实现

  2. 设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法，改进的4:2压缩结构和部分积求和电路，完成Carry Save形式的部分积压缩，再由Carry Look-ahead加法器求得乘积。时序仿真结果表明该乘法器可稳定运行在80M的频率上，并已成功运用在浮点FFT处理器中。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：416768
    • 提供者：weixin_38546817

  1. 蒙哥马利梯子点乘.pdf

  2. 蒙哥马利梯子点乘算法。[k]P：椭圆曲线上点P的k倍点，即：[k]P = {P+P+……+P}，k个P相加，即点乘。其中k是正整数。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：528384
    • 提供者：weixin_40936351
« 12 3 4 5 6 7 8 9 10 ... 50 »