注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 王金明：《Verilog HDL 程序设计教程》程序

  2. 王金明：《Verilog HDL 程序设计教程》程序 王金明：《Verilog HDL 程序设计教程》程序 王金明：《Verilog HDL 程序设计教程》程序

  3. 所属分类：专业指导

    • 发布日期：2009-05-18
    • 文件大小：191488
    • 提供者：simon1206

  1. 王金明：《Verilog HDL 程序设计教程》及配套源码.part1

  2. 王金明：《Verilog HDL 程序设计教程》及配套源码.part1

  3. 所属分类：专业指导

    • 发布日期：2007-09-15
    • 文件大小：3145728
    • 提供者：penguin216

  1. 王金明：《Verilog HDL 程序设计教程》及配套源码.part2

  2. 王金明：《Verilog HDL 程序设计教程》及配套源码.part2

  3. 所属分类：专业指导

    • 发布日期：2007-09-15
    • 文件大小：3145728
    • 提供者：penguin216

  1. 王金明：《Verilog HDL 程序设计教程》及配套源码.part3

  2. 王金明：《Verilog HDL 程序设计教程》及配套源码.part3

  3. 所属分类：专业指导

    • 发布日期：2007-09-15
    • 文件大小：3145728
    • 提供者：penguin216

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. 王金明：《Verilog HDL 程序设计教程

  2. 王金明：《Verilog HDL 程序设计教程

  3. 所属分类：专业指导

    • 发布日期：2009-10-25
    • 文件大小：12582912
    • 提供者：chencen2

  1. 王金明verilog

  2. eetop.cn_王金明：《Verilog HDL 程序设计教程》及配套源码.pdf好东西，大家用

  3. 所属分类：专业指导

    • 发布日期：2009-11-15
    • 文件大小：151552
    • 提供者：cjian628

  1. 王金明：《Verilog HDL 程序设计教程

  2. 王金明：《Verilog HDL 程序设计教程>> 王金明：《Verilog HDL 程序设计教程>> 王金明：《Verilog HDL 程序设计教程>> 王金明：《Verilog HDL 程序设计教程>>

  3. 所属分类：专业指导

    • 发布日期：2009-12-12
    • 文件大小：151552
    • 提供者：wangyanshang

  1. 王金明：《Verilog HDL 程序设计教程》例程

  2. Verilog例程，从简单的到比较复杂的，相信对大家学好FPGA很有帮助。

  3. 所属分类：硬件开发

    • 发布日期：2009-12-26
    • 文件大小：151552
    • 提供者：dq127

  1. 王金明：《Verilog HDL 程序设计教程》程序例子

  2. 王金明：《Verilog HDL 程序设计教程》的程序例子源程序

  3. 所属分类：专业指导

    • 发布日期：2010-01-05
    • 文件大小：158720
    • 提供者：dengliheng

  1. 王金明：《Verilog HDL 程序设计教程》及配套源码.pdf

  2. 王金明变的《Verilog HDL 程序设计教程》的详细程序代码

  3. 所属分类：专业指导

    • 发布日期：2010-02-26
    • 文件大小：151552
    • 提供者：jievisionvanish

  1. Verilog经典编程范例

  2. 王金明：《Verilog HDL 程序设计教程》 其中有许多有关计数器，编码器，寄存器

  3. 所属分类：专业指导

    • 发布日期：2010-04-09
    • 文件大小：151552
    • 提供者：Walcott

  1. 《Verilog HDL 程序设计实例教程》

  2. 王金明：《Verilog HDL 程序设计教程》，适合Verilog入门的一些简单实例程序，上面的例子对加深Verilog语法理解非常不错……

  3. 所属分类：专业指导

    • 发布日期：2010-04-13
    • 文件大小：137216
    • 提供者：piqiang

  1. 王金明：《Verilog HDL程序设计教程》实例

  2. 找了好久才得到的王金明：《Verilog HDL程序设计教程》实例，是CPLD/FPGA初学者的邦手啊

  3. 所属分类：硬件开发

    • 发布日期：2010-04-22
    • 文件大小：20480
    • 提供者：ovthj

  1. 王金明：《Verilog HDL 程序设计教程》程序

  2. `timescale 1ns/1ns `include "adder4.v" module adder_tp; //测试模块的名字 reg[3:0] a,b; //测试输入信号定义为reg 型 reg cin; wire[3:0] sum; //测试输出信号定义为wire 型 wire cout; integer i,j; adder4 adder(sum,cout,a,b,cin); //调用测试对象 always #5 cin=~cin; //设定cin 的取值 initial begin

  3. 所属分类：专业指导

    • 发布日期：2010-07-13
    • 文件大小：151552
    • 提供者：hepeng_221

  1. 王金明：《Verilog HDL 程序设计教程》

  2. 王金明编写的《Verilog HDL 程序设计教程》 PDF版本的 非常清晰

  3. 所属分类：专业指导

    • 发布日期：2010-08-20
    • 文件大小：113664
    • 提供者：wk8947833

  1. 王金明：《Verilog HDL程序设计教程》135例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：130048
    • 提供者：zhlyz2003

  1. 王金明：《Verilog HDL 程序设计教程》程序

  2. 王金明：《Verilog HDL 程序设计教程》程序

  3. 所属分类：专业指导

    • 发布日期：2008-07-21
    • 文件大小：177152
    • 提供者：xiaohu525

  1. Verilog超级大量例程

  2. 王金明：《Verilog HDL 程序设计教程》，83页代码

  3. 所属分类：其它

    • 发布日期：2014-05-11
    • 文件大小：152576
    • 提供者：datouadai

  1. verilog examples(王金明).pdf

  2. verilog HDL 常用 例子 源码 王金明：《Verilog HDL 程序设计教程》

  3. 所属分类：专业指导

    • 发布日期：2009-04-18
    • 文件大小：151552
    • 提供者：blsky365
« 12 »