注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 锁相环路工作原理pdf文件

  2. 锁相环路 PLL是一个能够跟踪输入信号位相变化 ,以消除频率误差为目的的闭环自动控制系统 ,锁相环路 PLL主要由鉴相器 PD、 环路滤波器 LF和压控振荡器 VCO组成 ,工作原理主要是频率牵引和位相锁定。PLL在无 线电技术的许多领域 ,如调制与解调、 频率合成、 数字同步系统等方面得到了广泛的应用 ,已经成为现代模拟与数 字通信系统中不可缺少的基本部件。

  3. 所属分类：C++

    • 发布日期：2009-08-21
    • 文件大小：207872
    • 提供者：shiyonghfut

  1. 实用小工具定时器计算器 恒流源计算器 环路滤波器设计(AD) 色环电阻计算器等等

  2. 定时器计算器 恒流源计算器 环路滤波器设计(AD) 色环电阻计算器等等

  3. 所属分类：专业指导

    • 发布日期：2009-09-06
    • 文件大小：8388608
    • 提供者：tanxy12

  1. Ku波段宽带低噪声雷达频率源的研制

  2. 介绍一种低相噪、低杂散、宽带的雷达频率合成器方案的设计和实现，该方案采用超低相噪模拟锁相环芯片，并采用双环环内下混频结构，通过对环路滤波器的精心设计，大幅度改善相位噪声和杂散性能。给出设计过程及测试结果。实验证明该方案是成功的，达到的主要技术指标为：输出频率12．8～14．8 GHz，相位噪声一90 dBc／Hz@ 1 kHz，杂散一55 dBc，步进间隔5O MHz。

  3. 所属分类：嵌入式

    • 发布日期：2009-12-07
    • 文件大小：144384
    • 提供者：greatboy1

  1. 改善频率合成器频谱纯度的方法

  2. 锁相式频率合成器采用取样式或开关式鉴相器, 会有重复频率的脉冲漏泄, 导致寄生边频的产生, 频率合成器频谱纯度下降本方法是将环路滤波器加以改进, 并在文中进行讨论, 实验证明, 该措施对提高边频抑制能力, 改善频谱纯度十分有效。

  3. 所属分类：专业指导

    • 发布日期：2010-01-12
    • 文件大小：270336
    • 提供者：UESTCliang

  1. 环路滤波器软件,如MB1504

  2. MB1504设计环路滤波器是不方便,这个好用的环路滤波器设计软件可以帮你!

  3. 所属分类：专业指导

    • 发布日期：2010-01-24
    • 文件大小：29696
    • 提供者：kind777

  1. 环路滤波器 基于宽带锁相频率合成的环路滤波器设计

  2. 系统介绍环路滤波器的特性和应用 基于宽带锁相频率合成的环路滤波器设计

  3. 所属分类：专业指导

    • 发布日期：2010-04-13
    • 文件大小：182272
    • 提供者：tamcjay

  1. 锁相环的环路滤波器计算工具

  2. 锁相环的环路滤波器计算工具，是excel版的，很好用

  3. 所属分类：硬件开发

  1. 环路滤波器设计(AD)

  2. 这是美国AD公司 环路滤波器设计(AD)

  3. 所属分类：电信

    • 发布日期：2012-03-14
    • 文件大小：126976
    • 提供者：srjsrj

  1. PLL环路滤波器计算.rar

  2. 比较好用的PLL环路滤波器计算小程序，可以很方便进行PLL环路滤波器的设计。

  3. 所属分类：硬件开发

    • 发布日期：2013-08-20
    • 文件大小：988160
    • 提供者：jijingsanlin

  1. 低相噪、低杂波数字锁相环路滤波器的设计

  2. 低相噪、低杂波数字锁相环路滤波器的设计，是设计数字锁相环滤波器的参考资料

  3. 所属分类：硬件开发

    • 发布日期：2017-10-21
    • 文件大小：228352
    • 提供者：wwj0070

  1. k计数器式环路滤波器

  2. quartusII平台下用vhdl编写的k计数器式滤波器，用于数字锁相环中，充当环路滤波器的作用，可与其他模块组合使用

  3. 所属分类：其它

    • 发布日期：2020-05-06
    • 文件大小：2048
    • 提供者：hxq333

  1. PLL环路滤波器计算工具

  2. 环路计算器工具可以计算 PLL 环路滤波器设计的组件值。该工具根据用户提供的系统性能规格来计算组件值。

  3. 所属分类：Windows Server

    • 发布日期：2019-12-29
    • 文件大小：996352
    • 提供者：qq_40628584

  1. ADIsimPLL V4.30(ADI环路滤波器设计).zip

  2. 软件介绍: 新版本的ADI锁相环设计软件ADIsimPLL 4.3.6官网安装包，在WIN10系统下也能正常安装使用。本版本支持更多主流芯片，专业的环路滤波器的设计功能，使用本程序能够帮助你设计出所需要的电路。能够产品开发周期，减少开发风险。新增加支持以下芯片：HMC440, HMC698, HMC699, HMC4069 PLLs支持HMC439 and HMC3716 PFDs 增加HMC701, HMC702，HMC764, HMC765HMC767, HMC769, HMC778,

  3. 所属分类：其它

    • 发布日期：2019-09-03
    • 文件大小：9437184
    • 提供者：weixin_38743602

  1. 测试环路滤波器及射频电路设计详解

  2. 小数分频频率合成器在测试时必须外接一个环路滤波器电路与压控振荡器才能构成一个完整的锁相环电路。其外围电路中环路滤波器的设计好坏将直接影响到芯片的性能测试。本文以ADF 4153型小数分频频率合成器为例，给出了容易实现的三阶环路滤波器的设计方法，能够满足芯片实际测试的需要。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：230400
    • 提供者：weixin_38736011

  1. 采用芯片测试的环路滤波器设计

  2. 以ADF4153小数分频频率合成器为例，研究了其外围环路滤波器的设计方法，给出了基于芯片测试的环路滤波器设计流程，并进行了验证测试。测试结果表明，该滤波器可满足小数分频频率合成器芯片测试的需要。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：288768
    • 提供者：weixin_38518722

  1. 滤波器中的基于电荷泵锁相环的有源环路滤波器的结构设计

  2. 导读：本文在论述了电荷泵锁相环基本原理的基础上，对有源环路滤波器的结构以及滤波器对锁相环性能的影响进行了分析，推导出有源环路滤波器参数的设计方法。 　　电荷泵结构的锁相环（CPLL）具有易于集成、低功耗、无相差锁定、低抖动等优点，因而得到广泛应用。环路滤波器（LPF）是电荷泵锁相环电路的重要部分，其决定了锁相环的基本频率特性。由于有源器件会引入的相位噪声，因此一般情况下采用无源滤波器作为环路滤波器。但是对宽带高压VCO调谐时，须采用有源环路滤波器以提供较高的输出电压。通常有源环路滤波器常选择二

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：333824
    • 提供者：weixin_38650951

  1. 采用芯片测试的环路滤波器设计

  2. 小数分频频率合成器在测试时必须外接一个环路滤波器电路与压控振荡器才能构成一个完整的锁相环电路。其外围电路中环路滤波器的设计好坏将直接影响到芯片的性能测试。以ADF4153小数分频频率合成器为例，研究了其外围环路滤波器的设计方法，给出了基于芯片测试的环路滤波器设计流程，并进行了验证测试。测试结果表明，该滤波器可满足小数分频频率合成器芯片测试的需要。 　　在进行小数分频频率合成器的芯片测试时，数字部分可以通过常规的数字测试方法即可以实现；而输出射频信号的相位噪声、杂散噪声则需要芯片工作在正常的输出

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：310272
    • 提供者：weixin_38601878

  1. 滤波器中的测试环路滤波器及射频电路设计

  2. 小数分频频率合成器在测试时必须外接一个环路滤波器电路与压控振荡器才能构成一个完整的锁相环电路。其外围电路中环路滤波器的设计好坏将直接影 响到芯片的性能测试。以ADF4153小数分频频率合成器为例，研究了其外围环路滤波器的设计方法，给出了基于芯片测试的环路滤波器设计流程，并进行了验 证测试。　　测试结果表明，该滤波器可满足小数分频频率合成器芯片测试的需要。在进行小数分频频率合成器的芯片测试时，数字部分可以通过常规的数字测试方法 即可以实现;而输出射频信号的相位噪声、杂散噪声则需要芯片工作在正常的输

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：114688
    • 提供者：weixin_38699551

  1. 采用芯片测试的环路滤波器设计

  2. 小数分频频率合成器在测试时必须外接一个环路滤波器电路与压控振荡器才能构成一个完整的锁相环电路。其外围电路中环路滤波器的设计好坏将直接影响到芯片的性能测试。以ADF4153小数分频频率合成器为例，研究了其外围环路滤波器的设计方法，给出了基于芯片测试的环路滤波器设计流程，并进行了验证测试。测试结果表明，该滤波器可满足小数分频频率合成器芯片测试的需要。 　　在进行小数分频频率合成器的芯片测试时，数字部分可以通过常规的数字测试方法即可以实现；而输出射频信号的相位噪声、杂散噪声则需要芯片工作在正常的输出

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：288768
    • 提供者：weixin_38661939

  1. 基于FPGA的AVS的环路滤波器的实现

  2. 精彩无限，尽在维库技术资料www.dzsc.com/data 　　摘要：AVS 视频标准中，自适应环路器在实现时存在许多条件运算（如滤波强度的计算、边界阈值和跳转等的计算）及其对于数据的访问比较繁琐，使得滤波器的算法复杂度很高。并且块效应可能会出现在每个8x8 块的边界上。而该滤波器以8x8 块为单位进行滤波，减少对存储器的访问，加快了处理速度，大大节省了算法的硬件实现面积。并且适当增加片上存储空间来缓解外存的压力来提高滤波模块的效率，采用VHDL 语言进行设计、仿真，通过FPGA验证。综合仿

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：72704
    • 提供者：weixin_38731027
« 12 3 4 5 6 7 8 9 10 ... 14 »