注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 一种用于高速ADC的采样保持电路的设计

  2. 摘要: 设计了一个用于流水线模数转换器 (pipelined ADC) 前端的采样保持电路。该电路采 用电容翻转型结构 , 并设计了一个增益达到100 dB , 单位增益带宽为1 GHz的全差分增益自举跨 导运算放大器 (OTA) 。利用 TSMC 0125μm CMOS工艺 , 在 215 V 的电源电压下 , 它可以在 4 ns 内稳定在最终值的0105 %内。通过仿真优化 , 该采样保持电路可用于 10 位 , 100 MS/ s的流水线 ADC中。

  3. 所属分类：嵌入式

    • 发布日期：2008-11-25
    • 文件大小：482304
    • 提供者：sea_silver

  1. 低功耗采样保持电路的分析与设计

  2. 在分析和比较两种开关电容采样保持电路的基础上,设计了一种低功耗采样保持电路。它采用电容翻转式结构、增益增强技术以及栅压自举开关技术降低了运放的功耗和电路的非线性失真。电路采用smic 0.18μmCMOS工艺进行设计,仿真结果表明该采样保持电路的SNDR为71dB,功耗仅为3.8mW,可以用于10bit 50Ms/s的流水线ADC中。

  3. 所属分类：其它

    • 发布日期：2020-05-31
    • 文件大小：445440
    • 提供者：weixin_38736760

  1. 一种用于高速ADC的采样保持电路的设计

  2. 设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路。该电路采用电容翻转型结构,并设计了一个增益达到100 dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA)。利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压下,它可以在4 ns内稳定在最终值的0.05%内。通过仿真优化,该采样保持电路可用于10位,100 MS/s的流水线ADC中。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：95232
    • 提供者：weixin_38715879

  1. 一种13 bit 40 MS/s采样保持电路设计

  2. 设计了一个用于13 bit 40 MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构，主运算放大器采用增益提高型折叠式共源共栅结构，以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度，采用栅压自举开关。采用电源电压为3.3 V的TSMC 0.18 μm工艺对电路进行设计和仿真，仿真结果表明，在40 MHz的采样频率下,采用保持电路的SNDR达到84.8 dB，SFDR达到92 dB。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：248832
    • 提供者：weixin_38724247

  1. 一种用于高速ADC的采样保持电路的设计

  2. 近年来，随着数字信号处理技术的迅猛发展，数字信号处理技术广泛地应用于各个领域。因此对作为模拟和数字系统之间桥梁的模数转换器(ADC)的性能也提出了越来越高的要求。低电压高速ADC在许多的电子器件的应用中是一个关键部分。由于其他结构诸如两步快闪结构或内插式结构都很难在高输入频率下提供低谐波失真，因此流水线结构在高速低功耗的ADC应用中也成为一个比较常用的结构。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：260096
    • 提供者：weixin_38701952

  1. 一种用于13bit40MS/s流水线ADC中的采样保持电路设计

  2. 本文对流水线ADC的采样保持电路的结构以及主要模块如增益提高型运算放大器电路、共模反馈电路和开关电路进行了分析，并对各个模块进行了设计，最终设计出一个适合于13bit40MHz流水线ADC的采样保持电路，仿真结果表明，该采样保持电路满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：155648
    • 提供者：weixin_38674616

  1. 模拟技术中的用于流水线ADC采样保持电路的设计

  2. 摘　要:介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪声并提高整体的线性度。该采样保持电路的设计是在0. 5μm CMOS工艺下实现,电源电压为5 V,采样频率为10MHz,输入信号频率为1MHz时,输出信号无杂散动态范围( SFDR)为73. 4 dB,功耗约为20 mW。 　　随着通信技术、图像处理技术和多媒体技术

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：349184
    • 提供者：weixin_38729108

  1. 模拟技术中的适用于流水线ADC的高性能采样/保持电路

  2. 摘要：介绍了一种利用双采样技术的高性能采样/保持电路结构,电路应用于10bits50MS/s流水线ADC设计中。电路结构主要包含了增益自举运算放大电路和栅压自举开关电路。增益自举运算放大电路给采样/保持电路带来较高的增益和带宽,栅压自举开关电路克服了多种对开关不利的影响。设计还采用了双采样技术,使采样/保持速率大大提高。设计在SMIC 0.18um工艺下实现,工作电压为1.8V,通过仿真验证。本文设计的采样/保持电路可以适用于高速高精度流水线ADC中。 　　1 引言 　　随着现代电子技术迅猛

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：203776
    • 提供者：weixin_38619207

  1. 模拟技术中的适用于12 bit流水线ADC采样保持电路的设计

  2. 0  引言 　　随着CMOS技术的迅猛发展，CMOS图像传感器以其高集成度、低功耗、低成本等优点，已广泛用于超微型数码相机、手机等图像采集的领域。而流水线模数转换器以其高速、低功耗、中高精度而被广泛应用于图像传感器的芯片级和列级A／D转换器中。当前，流水线A／D转换器比较成熟的国际水平已达到14 bit 10 MHz。国内已流片成功的大多数是10 bit流水线A／D转换器，因此10 bit以上的高精度流水线A／D转换器还需要进一步研究。在A／D转换器中，采样保持电路作为其前端最关键的模块，它的

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：232448
    • 提供者：weixin_38698943

  1. 模拟技术中的基于12 bit流水线ADC采样保持电路的设计

  2. 0  引言 　　随着CMOS技术的迅猛发展，CMOS图像传感器以其高集成度、低功耗、低成本等优点，已广泛用于超微型数码相机、手机等图像采集的领域。而流水线模数转换器以其高速、低功耗、中高精度而被广泛应用于图像传感器的芯片级和列级A／D转换器中。当前，流水线A／D转换器比较成熟的国际水平已达到14 bit 10 MHz。国内已流片成功的大多数是10 bit流水线A／D转换器，因此10 bit以上的高精度流水线A／D转换器还需要进一步研究。在A／D转换器中，采样保持电路作为其前端最关键的模块，它的

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：229376
    • 提供者：weixin_38701640

  1. 基于12 bit流水线ADC采样保持电路的设计

  2. 0  引言 　　随着CMOS技术的迅猛发展，CMOS图像传感器以其高集成度、低功耗、低成本等优点，已广泛用于超微型数码相机、手机等图像采集的领域。而流水线模数转换器以其高速、低功耗、中高精度而被广泛应用于图像传感器的芯片级和列级A／D转换器中。当前，流水线A／D转换器比较成熟的国际水平已达到14 bit 10 MHz。国内已流片成功的大多数是10 bit流水线A／D转换器，因此10 bit以上的高精度流水线A／D转换器还需要进一步研究。在A／D转换器中，采样保持电路作为其前端关键的模块，它的性

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：295936
    • 提供者：weixin_38680811

  1. 用于12bit 40MS／s低功耗流水线ADC的采样保持电路

  2. 0  引言 　　流水线模数转换器(pipeline ADC)是中高精度(10～14 bit)高速(10～500 MS／s)ADC的主流实现结构，被广泛应用于通信系统、图像设备、视频处理等系统中。作为其前端关键的模块，采样保持电路的性能直接决定了整个ADC的性能，在以上系统中对功耗的要求十分严格。本设计在实现高速高精度采样保持功能的同时，还实现了MDAC功能，这样既能降低ADC功耗又能减少芯片面积。 　　1  采样保持电路结构 　　传统流水线ADC的前面为采样保持电路其后接MDAC级。采样保

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：392192
    • 提供者：weixin_38741996

  1. 适用于12 bit流水线ADC采样保持电路的设计

  2. 0  引言 　　随着CMOS技术的迅猛发展，CMOS图像传感器以其高集成度、低功耗、低成本等优点，已广泛用于超微型数码相机、手机等图像采集的领域。而流水线模数转换器以其高速、低功耗、中高精度而被广泛应用于图像传感器的芯片级和列级A／D转换器中。当前，流水线A／D转换器比较成熟的国际水平已达到14 bit 10 MHz。国内已流片成功的大多数是10 bit流水线A／D转换器，因此10 bit以上的高精度流水线A／D转换器还需要进一步研究。在A／D转换器中，采样保持电路作为其前端关键的模块，它的性

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：299008
    • 提供者：weixin_38543749

  1. 用于流水线ADC采样保持电路的设计

  2. 摘　要:介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪声并提高整体的线性度。该采样保持电路的设计是在0. 5μm CMOS工艺下实现,电源电压为5 V,采样频率为10MHz,输入信号频率为1MHz时,输出信号无杂散动态范围( SFDR)为73. 4 dB,功耗约为20 mW。 　　随着通信技术、图像处理技术和多媒体技术

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：468992
    • 提供者：weixin_38588520

  1. 一种用于高速ADC的采样保持电源电路的设计

  2. 近年来，随着数字信号处理技术的迅猛发展，数字信号处理技术广泛地应用于各个领域。因此对作为模拟和数字系统之间桥梁的模数转换器(ADC)的性能也提出了越来越高的要求。低电压高速ADC在许多的电子器件的应用中是一个关键部分。由于其他结构诸如两步快闪结构或内插式结构都很难在高输入频率下提供低谐波失真，因此流水线结构在高速低功耗的ADC应用中也成为一个比较常用的结构。　　作为流水线ADC前端的采样保持电路是整个系统的关键模块电路之一。设计一个性能优异的采样保持电路是避免采样歪斜(timing skew)直

  3. 所属分类：其它

    • 发布日期：2021-01-13
    • 文件大小：195584
    • 提供者：weixin_38506182