用verilog实现minst 的数字识别, 可以用modelsim看结果, 如果要部署到fpga上, PL的资源要非常非常多代码下载包含5个仿真文件 https://blog.csdn.net/howard789/article/details/111346263