注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA实现 DDS源码

  2. FPGA DDS VHDL 引言 目前市面上有多种DDS(直接数字合成)信号源芯片，如美国AD公司的AD9850，这类专用芯片由于价格昂贵、功能固定单一，使其应用受到限制。本文采用Altera公司的ACEXIK系列FPGA(现场可编程门阵列)器件，在一个FPGA器件中就可以很方便地实现相位累加器和波形查找表。使用VHDL(甚高速集成电路硬件描述语言)在QuartusII工具软件的环境中进行设计，可以一气呵成地完成硬件设计、仿真、综合、测试，直至对FPGA器件的配置，从而大大简化了设计过程、提高

  3. 所属分类：硬件开发

    • 发布日期：2009-05-08
    • 文件大小：130048
    • 提供者：willdododo

  1. 基于FPGA的直接数字频率合成器的设计

  2. 直接数字频率合成器(DDS)是一种以数字采样技术为基础，以相位累加器为主体的频率合成器。DDS具有相位噪声低、频率分辨率高、频率转换时间短、工作频带宽线路简洁一系列的优点，是目前战术通信的主要技术基础之一。

  3. 所属分类：硬件开发

    • 发布日期：2009-05-10
    • 文件大小：572416
    • 提供者：wangyan18218

  1. 基于c语言的信号发生器程序及仿真

  2. DDFS由相位累加器、正弦查找表、DAC和低通滤波器组成。参考时钟是一个稳定的晶振，相位累加器类似计数器，在每个时钟脉冲输入时，它就输出一个相位增量，即把频率控制字FSW的数据变成相位抽样来确定输出频率。相位增量随指令FSW的不同而不同，用这数据寻址时，正弦查表就把存储的抽样值转换成正弦波幅度的数字量。DAC把数字量变成模拟量，低通滤波平滑并滤掉带外杂散后，得到所需波形。

  3. 所属分类：C

  1. 数字频率直接合成器dds

  2. 直接数字频率合成器 相位累加器 信号源 现场可编程门限列

  3. 所属分类：专业指导

    • 发布日期：2009-06-27
    • 文件大小：641024
    • 提供者：hp060500

  1. 基于FPGA的直接数字合成器的设计

  2. 基于FPGA的直接数字合成器的设计,介绍了直接数字合成器(DDS)的基本组成及工作原理， 采用QUAR TUSII软件提供的模块和VHDL语言自 行设计的寄存器， 实现了现场可编程门阵列(FPGA)的相位累加器和波形存储表的设计。

  3. 所属分类：硬件开发

    • 发布日期：2009-07-10
    • 文件大小：279552
    • 提供者：zy439958

  1. DDS相位累加器流水线结构的改

  2. DDS相位累加器流水线结构的改.非常不错的资料

  3. 所属分类：专业指导

    • 发布日期：2009-07-21
    • 文件大小：108544
    • 提供者：xqj789

  1. DDS_正弦_方波_三角波

  2. DDS以数控振荡器的方式产生频率、相位可控 制的正弦波，主要由基准时钟fc、相位累加器、幅度／ 相位转换电路、D／A转换器和LPF(低通滤波器)组 成。它采用数字技术重复扫描存储器来获取数据，产 生所需要的波形，

  3. 所属分类：专业指导

    • 发布日期：2009-08-16
    • 文件大小：585728
    • 提供者：upchjk

  1. 基于VHDL的正弦波发生器设计

  2. 　传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大,可移植性差。本文以正弦波发生器为例,利用EDA 技术设计电路,侧重叙述了用VHDL 来完 成直接数字合成器(DDS) 的设计,DDS 由相位累加器和正弦ROM 查找表两个功能块组成,其中ROM查找表由兆功能模块LPM-ROM来实现。

  3. 所属分类：专业指导

    • 发布日期：2010-02-26
    • 文件大小：94208
    • 提供者：silence1983

  1. 基于DDS的数字移相信号发生器

  2. DDS即Direct Digital Synthesizer，中文名称是直接数字合成器，是一种新型的频率合成技术。基本的DDS结构主要由相位累加器、相位调制器、波形ROM查找表和DAC构成。其中相位累加器、相位调制器和波形ROM查找表是DDS结构中的数字部分，具有数控频率合成的功能。

  3. 所属分类：专业指导

    • 发布日期：2010-03-17
    • 文件大小：883712
    • 提供者：piqiangch

  1. 可变时钟结构的任意波形发生器消除了DDS的局限性

  2. 目前，大多数数字式信号发生器采用直接数字合成技术（DDS）方式。在DDS信号发生器中，RAM地址增量是由增量寄存器和相位累加器组成的数字模块利用一个固定的时钟频率确定的。 RAM内容存有所希望的波形（例如正弦波）的每一循环（360度）中各个点的幅度值。通常情况下，所采用点的数量要等于或大于垂直幅度点的数量。

  3. 所属分类：专业指导

    • 发布日期：2010-03-19
    • 文件大小：346112
    • 提供者：xiaoxiayaya

  1. 基于51单片机的DDS函数信号发生器

  2. 本程序功能: DDS文件夹内的程序，完成直接数字频率合成功能,有正弦,三角,方波三种波形,并能扫频. 可通过键盘操作设置频率参数和选择波形种类和控制运行. 由两部分组成,"C"文件夹内,是用于在 51 单片机上运行的 C语言程序, "Verilog"文件夹内,是用Verilog语言编写的 FPGA 程序. DDS的工作原理,请参阅有关资料,本光盘中的 "ESD-5电子综合设计实验箱使用说明书.DOC" 文档中,有简单介绍. 运行方法: 运行 Keil ,将该例中的 sweep.c 和 disp

  3. 所属分类：硬件开发

  1. 基于 FPGA 的 DDS 算法的优化

  2. 由于 DDS 具有快速频率切换时间、极高的频率精 度和分辨率以及易于控制各种调制方式等优点 ,但是 现在很多 DDS 专用芯片不具备 L FM 功能 ,而且只能 在固定的工作方式下使用。 随着 VL SI 技术的进步 , 现在用 FP GA 来实现 DDS ,完全可以根据用户需要进行设计 ,而且能在系统 上灵活地改变系统结构。但是传统的基于 FP GA 的 DDS 算法在某些应用中资源利用率不高 ,输出频率不 够精准 ,需要加以改进或简化。

  3. 所属分类：硬件开发

    • 发布日期：2011-04-21
    • 文件大小：175104
    • 提供者：assassin21010

  1. 直接频率合成技术DDS

  2. DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。

  3. 所属分类：硬件开发

    • 发布日期：2011-05-10
    • 文件大小：6291456
    • 提供者：fraind

  1. FPGA来完成直接数字频率合成器(DDS)的设计

  2. 用FPGA来完成直接数字频率合成器(DDS)的设计,DDS由相位累加器和正弦ROM查找表两个功能块组成,其中ROM查找表由兆功能模块LPM_ROM来实现。而通过设定不同的累加器初值(K1)和初始相位值(K2)，可以调节两路相同频率正弦信号之间的相位差,从而产生两路数字式的频率、相位和幅值可调的正弦波信号，最后通过MAX+plusII演示仿真结果。

  3. 所属分类：专业指导

    • 发布日期：2011-12-07
    • 文件大小：7340032
    • 提供者：ttkle_

  1. 基于AD9851的信号发生器

  2. 产生多频信号学过FPGA的同仁们，应该对DDS的原理就会有很好的理解了。用FPGA是很容易把一个简单型的ad8952烧出来的！其实原理相当的简单，无非就是由相位累加器，相位调制器，正弦查找ROM，DAC构成。通过改变相位累加的增量就很容易的改变的输出的频率了。

  3. 所属分类：硬件开发

    • 发布日期：2011-12-14
    • 文件大小：175104
    • 提供者：fiona10000

  1. u盘维修细图

  2. DDS技术的工作原理 是一种把一系列数字形式的信号通过数/模转换器转换成模拟量形式的信号合成技术。 有两种基本合成方式：一种是根据正弦函数关系式，按照一定的时间间隔利用计算机进行数字递推关系计算，求解瞬时正弦函数幅值并实时的送入数/模变换器，从而合成出所要求的频率的正弦波信号，这种合成方式具有电路简单、成本低的特点，并且合成信号的频率分辨率可以做到很高；另一种就是利用硬件电路取代计算机软件运算过程，即利用高速存储器做查询表，通过高速数/模转换器产生已经用数字形式存入的正弦波，这是目前使用最广泛

  3. 所属分类：其它

    • 发布日期：2012-01-05
    • 文件大小：2097152
    • 提供者：liujiahao1206

  1. 一种基于可变相位累加器的全数字锁相环

  2. 提出了一种具有可变相位累加器电路结构的新型全数字锁相环。采用EDA技术完成了对该系统的设计，利用ModelSim软件对所设计的电路进行了系统仿真实验，并进行了硬件实验验证。实验结果表明，含有可变相位累加器构成的全数字锁相环可拓展系统环路的锁相范围，提高锁相频率，降低系统总功耗，并且不会增加FPGA芯片内部的逻辑资源。由于该锁相环内部信号的传递是并行传输，故可大大提高系统的锁相速度。该锁相环能够作为功能模块嵌入进电子系统芯片中，可广泛应用于通信、电子测量和自动控制等领域。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：342016
    • 提供者：weixin_38637983

  1. EDA/PLD中的相位累加器SUM99的VHDL源程序

  2. EDA/PLD中的相位累加器SUM99的VHDL源程序

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：87040
    • 提供者：weixin_38649091

  1. 单片机与DSP中的用于DDS系统相位累加器的加法器设计

  2. 频率源是雷达、通信、电子对抗与电子系统实现高性能指标的关键之一，被喻为众多电子系统的“心脏”。而当今高性能的频率源均通过频率合成技术实现。传统的频率合成器有直接频率合成器和锁相环两种。直接数字式频率合成(Direct Digital Frequency Synthesis，DDS或DDFS)将先进的数字处理理论与方法引入信号合成领域，标志着第三代频率合成技术的出现。DDS具有相对带宽宽、频率转换时问短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：75776
    • 提供者：weixin_38665411

  1. 相位累加器SUM99的VHDL源程序

  2. 欢迎转载，信息维库电子市场网（www.dzsc.com）  : window._bd_share_confi

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：112640
    • 提供者：weixin_38611254
« 12 3 4 5 »