注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 全数字锁相环路的设计的资料和源程序

  2. 全数字锁相环路的设计的资料和源程序，真的很好。。

  3. 所属分类：专业指导

    • 发布日期：2009-10-09
    • 文件大小：140288
    • 提供者：xyw111xyw

  1. 3阶锁相环路接收机的设计与实现

  2. 低阶锁相环跟踪频率斜升信号时产生的稳态相差致使环路失锁,接收机无法锁定载波信号.针对这一问题提出一种具有3个零极点的3阶锁相环路,其产生零稳态相差,对含有多普勒频移的载波信号具有较好的锁定效果.给出3阶锁相环参数设计公式.使用频率预测预置锁相环中心频率使环路快速捕获信号,利用FFT及卡尔曼滤波方法提高频率预测的精度,采用FPGA实现3阶载波接收机.结果显示,3阶PLL可稳定跟踪载波信号.

  3. 所属分类：硬件开发

    • 发布日期：2010-04-19
    • 文件大小：257024
    • 提供者：eeicc

  1. 100兆赫压控晶体振荡器锁相环路的设计

  2. 国内原子频标 短稳指标一般低于国外一个量级 主要受晶振本身短稳限制如果很好设计锁相环路,能将晶振短稳改善.

  3. 所属分类：专业指导

    • 发布日期：2010-05-11
    • 文件大小：1048576
    • 提供者：erik_2222

  1. 锁相环路的工作原理

  2. 锁相环路的工作原理及详解

  3. 所属分类：专业指导

    • 发布日期：2008-02-27
    • 文件大小：452608
    • 提供者：libosunray

  1. 锁相环路(PLL)电路设计实例

  2. 锁相环路(PLL)电路设计实例

  3. 所属分类：嵌入式

    • 发布日期：2011-12-20
    • 文件大小：618496
    • 提供者：bbcc_123

  1. 一种新的双D锁相环路锁定指示方法

  2. 一种新的双D锁相环路锁定指示方法,用于频率合成与锁相。

  3. 所属分类：硬件开发

    • 发布日期：2015-12-17
    • 文件大小：462848
    • 提供者：daseagg

  1. FPGA可编程全数字锁相环路的实现

  2. 锁相环路已在模拟和数字通信及无线电电子学等各个领域中得到了极为广泛的应用，特别是在数字通信的调制解调和位同步中常常要用到各种各样的锁相环。锁相就是利用输入信号与输出信号之间的相位误差自动调节输出相位使之与输入相位一致，或保持一个很小的相位差。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：509952
    • 提供者：weixin_38651540

  1. 基于FPGA可编程的全数字锁相环路的实现

  2. 锁相环路已在模拟和数字通信及无线电电子学等各个领域中得到了极为广泛的应用，特别是在数字通信的调制解调和位同步中常常要用到各种各样的锁相环。锁相就是利用输入信号与输出信号之间的相位误差自动调节输出相位使之与输入相位一致，或保持一个很小的相位差。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：88064
    • 提供者：weixin_38747144

  1. 锁相环路的特性及其应用

  2. 锁相环路(Phase Lock Loop，PLL)是一种自动相位控制(APC)系统，是现代电子系统中应用广泛的一个基本部件。它的基本作用是在环路中产生一个振荡信号(有时也称本地振荡)，这个信号的频率受控制电压的作用，当环路锁定时，振荡信号的输出频率与输入信号的频率完全相等，两个信号的相位差保持恒定。实现了无频率误差的信号跟踪，合理地选择PLL的直流增益、振荡频率和相应带宽可有效地改善环路性能，达到理想的效果。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：159744
    • 提供者：weixin_38571544

  1. IDT推出新系列可编程多相位锁相环路（PLL）时钟发生器

  2. IDT公司宣布推出可编程时钟发生器新系列。新器件使基于EEPROM的可编程序平台从上一代 IDT 可编程时钟以及增强的,多相位锁相环路 （PLL）架构更容易为客户提供通用性和高性能的完美组合。该产品符合IEEE 1149.1a的JTAG 端口编程和边界扫描规范，体现了该公司为满足设计师和生产商需求提供定时器件的承诺。新的可编程时钟发生器的性能和特点使之广泛适用于通信、数字消费和工业市场。　　IDT 通信定时解决方案市场总监 Sean Fan说：“自从推出创新的可编程时钟系列，我们得到了设计师、测

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：58368
    • 提供者：weixin_38627590

  1. 通信与网络中的国半推出锁相环路/压控振荡器二合一芯片，适用3G基站

  2. 美国国家半导体公司(National Semiconductor Corp.)宣布推出号称业界最低相位噪音的锁相环路/压控振荡器二合一芯片。这款型号为LMX2531的芯片可在765MHz至2790MHz之间的频率范围内操作，噪音更低至-160dBc/Hz以下，最适用于移动电话网络设备以及市场上多种不同的产品，包括汽车电子系统、卫星接收系统以及测试和测量仪表。 　　LMX2531芯片采用全球首创的delta-sigma分数N锁相环路结构。delta-sigma作为3G通信网络专用全新结构，完全

  3. 所属分类：其它

    • 发布日期：2020-12-02
    • 文件大小：48128
    • 提供者：weixin_38626179

  1. 国半推出锁相环路/压控振荡器二合一芯片，适用3G基站..

  2. 美国国家半导体公司(National Semiconductor Corp.)日前宣布推出号称业界最低相位噪音的锁相环路/压控振荡器二合一芯片。这款型号为LMX2531的芯片可在765MHz至2790MHz之间的频率范围内操作，噪音更低至-160dBc/Hz以下，最适用于移动电话网络设备以及市场上多种不同的产品，包括汽车电子系统、卫星接收系统以及测试和测量仪表。     LMX2531芯片采用全球首创的delta-sigma分数N锁相环路结构。delta-sigma作为3G通信网络专用全新结构，

  3. 所属分类：其它

    • 发布日期：2020-12-02
    • 文件大小：48128
    • 提供者：weixin_38526914

  1. NS锁相环路/压控振荡器二合一芯片

  2. 美国国家半导体公司 (National Semiconductor Corporation) (宣布推出业界最低相位噪音的锁相环路/压控振荡器二合一芯片。这款型号为 LMX2531 的芯片可在 765MHz 至 2790MHz 之间的频率范围内操作，噪音更低至 -160dBc/Hz 以下，最适用于移动电话网络设备以及市场上多种不同的产品，其中包括汽车电子系统、卫星接收系统以及测试和测量仪表。  　　美国国家半导体拥有射频系统设计的技术经验及先进的工艺技术，该公司的芯片设计团队更充分利用这两方面的

  3. 所属分类：其它

    • 发布日期：2020-11-28
    • 文件大小：45056
    • 提供者：weixin_38502762

  1. 电源技术中的基于柔性锁相环路的动态电压恢复器控制方案的研究

  2. 摘要：动态电压恢复器（DVR）是一种新型电能质量调节装置，它能有效抑制电网电压波动对敏感负载的影响。介绍了应用于DVR的一种新型的锁相技术—柔性锁相环路〔soft phase locked loop(SPLL)〕和以此为基础的控制方案。 关键词：动态电压恢复器；锁相技术；电压跌落1 概述动态电压恢复器（dynamic voltage restorers简称DVR）是一种保证电网供电质量的新型电力电子设备，主要用于补偿供电电网产生的电压跌落，闪变和谐波等。它的基本结构和在电网中的接入方式如图

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：77824
    • 提供者：weixin_38622125

  1. EDA/PLD中的一种可编程的全数字锁相环路的实现

  2. 摘要：介绍了一种基于FPGA可编程技术实现的用于无线通信实验系统的全数字锁相环路。详细叙述了其工作原理、工作性能、电路实现和仿真结果。 关键词：FPGA 全数字锁相环路 VHDL语言锁相环路已在模拟和数字通信及无线电电子学等各个领域中得到了极为广泛的应用，特别是在数字通信的调制解调和位同步中常常要用到各种各样的锁相环。锁相就是利用输入信号与输出信号之间的相位误差自动调节输出相位使之与输入相位一致，或保持一个很小的相位差。最初的锁相环全部由模拟电路组成，随着大规模、超高速数字集成电路的发展及

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：91136
    • 提供者：weixin_38719702

  1. EDA/PLD中的基于FPGA的全数字锁相环路的设计

  2. 摘　要： 介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA予以实现。关键词： VHDL语言　全数字锁相环路(DPLL)　片上系统(SOC) FPGA   数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。传统的全数字锁相环路(DPLL)是由中、小规模TTL集成电路构成。这类DPLL工作频率低，可靠性较差。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：148480
    • 提供者：weixin_38555019

  1. 利用光锁相环路实现40 Gb/s时钟恢复

  2. 提出并建立了一种新型的基于光纤四波混频效应和压控光脉冲源的光锁相环路(OPLL),用于光时分复用系统(OTDM)中的时钟恢复过程。从理论上分析了其工作原理,及各模块结构和功能。利用高非线性光纤中的四波混频效应实现全光鉴相器,有效缩短了光纤长度,减小了光纤色散引起的脉冲走离,鉴相器消光比超过30 dB。采用再生锁模光纤激光器实现压控光脉冲源,在保证脉冲质量的前提下,重复频率调节范围达到380 kHz。在40 Gb/s时钟恢复实验中,获得脉宽为7.2 ps、接近变换极限的时钟脉冲,时间抖动(RMS)

  3. 所属分类：其它

    • 发布日期：2021-03-05
    • 文件大小：723968
    • 提供者：weixin_38684976

  1. 光锁相环路中声光移频器插入损耗特性研究及优化

  2. 为了将声光移频器(AOFS)应用至光锁相环路中实现锁相环路快速精密调谐, 并保证相干接收机接收信号的质量, 介绍了AOFS的移频原理以及在锁相环路中的动态工作模式, 对AOFS的插入损耗特性进行了系统的研究, 着重分析了AOFS驱动器功率变化以及移频过程中频率变化对插入损耗的影响。设计并搭建了基于光拍频方法的1550 nm AOFS插入损耗测量实验系统, 测试得出AOFS在各种外界调制信号影响下插入损耗的变化规律, 分析了多种影响因素共同作用下插入损耗的整体动态变化趋势并进行实验验证。根据实验分

  3. 所属分类：其它

    • 发布日期：2021-02-07
    • 文件大小：7340032
    • 提供者：weixin_38531788

  1. 相干激光通信系统光学锁相环路载波恢复技术

  2. 基于科斯塔斯(COSTAS)光学锁相环路载波恢复进行建模分析, 得到系统的闭环传递函数、误差函数及需要恢复的载波信号; 设计系统采用复合控制, 内环借助声光移频器实现快速、小范围跟踪, 外环通过环路直接控制激光器拉进快捕带; 为了得到良好的载波恢复和信号解调, 设计基于异或门的COSTAS环鉴相模块对鉴相器进行分析, 实现鉴相范围为［-42°,42°］, 鉴相增益为14.4 mV/(°) , 在环路带宽为1.5 MHz时, 搭建实验进行测试。实验结果表明在码速率5 Gb/s时, 载波恢复、信号解

  3. 所属分类：其它

    • 发布日期：2021-02-04
    • 文件大小：6291456
    • 提供者：weixin_38674415

  1. 锁相环路分析

  2. 锁相环路分析、电子技术,开发板制作交流

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：236544
    • 提供者：weixin_38728464
« 12 3 4 5 6 7 8 9 10 ... 26 »