Verilog HDL是一種硬體描述語言（hardware descr iption language），為了製作数字电路而用來描述ASICs和FPGA的設計之用。Verilog 的設計者想要以 C 程式語言為基礎設計一種語言，可以使工程師比較容易學習。

这是适合初学者的一本书，如果你是初学，考虑这本书，对你有一定帮助。里面的讲解详细。