注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基与ARM的A/D转换实验

  2. 单通道A/D转换,硬件触发A/D转换(P0.16,MAT1.0)

  3. 所属分类：硬件开发

    • 发布日期：2009-05-16
    • 文件大小：78848
    • 提供者：feifei66good

  1. 硬件工程师常用基础试题

  2. 硬件工程师基础试题，可用于面试，笔试。 1 什么是 Setup 和 Holdup 时间？ 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前， 数据信号需要保持不变的时间。 保持时间是指时钟跳变边沿后数据信号需要保持 不变的时间。见图 1。 如果不满足建立和保持时间的话，那么 DFF 将不能正确地采样到数据，将会出现 metastability 的情况。 如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间， 那么超过量 就分别被称为建立时间裕量和

  3. 所属分类：嵌入式

    • 发布日期：2009-05-29
    • 文件大小：197632
    • 提供者：xiashuang1984

  1. 基于时间触发的嵌入式系统

  2. 这是美国人Pont写的那本《基于时间触发的嵌入式系统》，以一个定时器作为时标，所有任务添加到任务列表里面，预定时间一到就执行，其实就是一个针对单片机的操作系统，操作非常方便，硬件利用率极高，对于那些周期性操作非常有利。百度一下你就知道这本书是很有名的。随后附上那本书的PDF版本，精确关注，绝对超值，不过程序有些地方可能有小部分改动。也很容易移植到其他单片机上，甚至是ARM上，这年月，思想永远是第一位的。

  3. 所属分类：硬件开发

    • 发布日期：2009-08-27
    • 文件大小：3145728
    • 提供者：ab0000_2008

  1. Verilog HDL硬件描述语言.rar

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-09-15
    • 文件大小：3145728
    • 提供者：wsedwsed

  1. 常见的硬件笔试面试题目1

  2. 硬件笔试面试建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。见图1。 如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。 如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 图1 建立时间和保持时间示意图 2什么是竞争与冒险现象？怎样判断？如何消除？ 在组

  3. 所属分类：嵌入式

    • 发布日期：2010-01-13
    • 文件大小：36864
    • 提供者：zhu20082008zhu

  1. VerilogHDL硬件描述语言

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：C++

    • 发布日期：2010-04-14
    • 文件大小：4194304
    • 提供者：yangxujunboy

  1. 这样的区别主要集中在硬件结构

  2. 1）硬件结构 微处理器是一个单芯片CPU，而微控制器则在一块集成电路芯片中集成了CPU和其他电路，构成了一个完整的微型计算机系统。图1-6虚线框中所示是大多数微控制器的完整结构。除了CPU，微控制器还包括RAM、ROM、一个串行接口、一个并行接口，计时器和中断调度电路。这些都集成在一块集成电路上。虽然片上RAM的容量比普通微型计算机系统还要小，但是这并未限制微控制器的使用。在后面可以了解到，微控制器的应用范围非常广泛。 微控制器的一个重要的特征是内建的中断系统。作为面向控制的设备，微控制器经常

  3. 所属分类：专业指导

    • 发布日期：2011-06-18
    • 文件大小：28672
    • 提供者：haidegert

  1. VERILOG HDL硬件描述语言

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `defin

  3. 所属分类：专业指导

    • 发布日期：2011-12-15
    • 文件大小：4194304
    • 提供者：boychenxingxing

  1. 常见电子类硬件笔试题整理(含答案)

  2. 模拟电路 1、基尔霍夫定理的内容是什么？ 基尔霍夫定律包括电流定律和电压定律 电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。 电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放

  3. 所属分类：专业指导

    • 发布日期：2012-03-27
    • 文件大小：57344
    • 提供者：huangshuisheng

  1. 超高概率硬件工程师笔试题

  2. 硬件笔试题 模拟电路 1、基尔霍夫定理的内容是什么？ 基尔霍夫定律包括电流定律和电压定律 电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。 电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出

  3. 所属分类：专业指导

    • 发布日期：2012-03-27
    • 文件大小：102400
    • 提供者：huangshuisheng

  1. 时间触发嵌入式系统设计

  2. 　　本书主李内容包括： 　　针对使用一个或多个微控制器的嵌入式应用，设计实现完整的调度操作系统。、 　　采用开关、键盘、LED显示、LCD等元件创建用户界面。 　　有效地使用网络和通信协议。 　　在监控系统设计 中应用PID算法脉冲宽度调 制。 　　本书特点： 　　通过列举大量 的例子来说明如何将特定模式应用到实际项目中。 　　在相关的上包括了众多的详细案例研究。 　　随便书附送的CD上包括： 　　所有模式和例子的C语言完整源代码，包含一系列完整 的调度器。 　　工来标准的Keil C 编译器

  3. 所属分类：嵌入式

    • 发布日期：2012-12-11
    • 文件大小：27262976
    • 提供者：jeansxuhitnuaa

  1. Verilog HDL 硬件描述语言（实用版）

  2. Verilog HDL 硬件描述语言 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编

  3. 所属分类：硬件开发

    • 发布日期：2013-07-02
    • 文件大小：4194304
    • 提供者：shappy97

  1. F407DCMI_DMA读取外部高速AD例程

  2. F407DCMI_DMA读取外部高速，利用DCMI的硬件触发功能，读取8位并口数据。不占用CPU资源

  3. 所属分类：硬件开发

    • 发布日期：2014-05-06
    • 文件大小：7340032
    • 提供者：quzhanguang

  1. 数字存储示波表硬件电路设计

  2. 本文主要完成了以下几方面的工作：1.示波表模拟系统的电路设计。包括关键器件的选型、外围器件参数的选取、噪声分析。2. 数据采集系统设计。包括高速ADC电路的设计、触发电路工作原理与应用设计。3. 控制系统及人机接口电路设计。包括多路DAC的器件选型、控制电路设计、矩阵键盘电路设计、LCD接口电路设计、电源电路设计等。

  3. 所属分类：硬件开发

    • 发布日期：2014-07-05
    • 文件大小：1048576
    • 提供者：jixiaobang

  1. 京航外触发相机接线

  2. 描述了 JHSM f 系列工业相机外触发和通用输入输出实现的原理， 硬件 和软件接口。

  3. 所属分类：硬件开发

    • 发布日期：2014-09-16
    • 文件大小：251904
    • 提供者：fpgaman

  1. 【分享】asp触发短信验证码接口

  2. ASP程序的运行对硬件环境没有特别的要求，通常具备能够满足Windows操作系统运行要求的硬件设备即可。本人还有其他语言的触发类短信验证码接口，后续会逐步分享给大家。

  3. 所属分类：Web开发

    • 发布日期：2018-08-02
    • 文件大小：145408
    • 提供者：veesing

  1. 基于OpenCV3.2+Qt5.8的basler相机硬件触发开发

  2. 基于OpenCV3.2+Qt5.8的basler相机硬件触发开发。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

  3. 所属分类：C++

    • 发布日期：2018-01-16
    • 文件大小：950272
    • 提供者：y363703390

  1. 时间触发嵌入式系统设计

  2. 这是一个硬件的系统设计教程，作者介绍了一种基于实时系统的软件设计方案，最大限度利用单片机有限的资源获得可靠的编程方案。

  3. 所属分类：硬件开发

    • 发布日期：2018-09-27
    • 文件大小：26214400
    • 提供者：zhugeqingmei

  1. 电子测量中的解析基本示波器触发与高级示波器触发

  2. 在使用示波器时，必须了解需要使用哪种触发来捕获特定事件。本文将首先探讨示波器触发电路的典型体系结构，然后介绍基本触发模式，最后讨论现有的一些高级触发功能。 　　典型的示波器触发体系结构 　　图 1 为典型的示波器方框图。了解信号通过示波器的过程对于理解硬件触发为什么存在某些特定的限制条件非常有用。探头将输入信号传送到示波器，其中，衰减器和前置放大器根据不同的电压/格设置对输入电平进行补偿。然后，信号一分为二，一半进入 A/D 转换器，另一半进入触发电路。A/D 转换器对信号进行数字化处理，然

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：346112
    • 提供者：weixin_38656364

  1. 解析基本示波器触发与示波器触发

  2. 在使用示波器时，必须了解需要使用哪种触发来捕获特定事件。本文将首先探讨示波器触发电路的典型体系结构，然后介绍基本触发模式，讨论现有的一些触发功能。 　　典型的示波器触发体系结构 　　图 1 为典型的示波器方框图。了解信号通过示波器的过程对于理解硬件触发为什么存在某些特定的限制条件非常有用。探头将输入信号传送到示波器，其中，衰减器和前置放大器根据不同的电压/格设置对输入电平进行补偿。然后，信号一分为二，一半进入 A/D 转换器，另一半进入触发电路。A/D 转换器对信号进行数字化处理，然后将其传

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：520192
    • 提供者：weixin_38626242
« 12 3 4 5 6 7 8 9 10 ... 28 »