本程序是我利用Quartus II软件用Verilog 语言编写的秒表程序，这是我们学校组织的 FPGA专周的设计题目。（已经下载到实验箱 实际运行通过了的；程序算法全部很简单， 方便阅读、更改，【呵呵 还是主要因为本 人能力有限】） 题目要求如下： 1．要有百分秒、秒、分、小时（我设计的是二十四小时）。 2. 要有清零按钮和暂停按钮。 3. 下载，检查功能直到正确。 4. 数显以动态扫描显示输出。（七段码数显） 【注意！注意！注意】：下载后运行.....

在秒表设计中，分模块书写。用在七段数码管上显示。输入频率是1KHZ.可以显示百分秒，秒，分。如要显示小时，只需修改leds里的代码和主模块代码。改程序以通过硬件电路验证。完全正确。

详细提供verilog语言编写的秒表源代码及时序仿真图

（1）4位秒表设计实现要求及设计思路.doc //给出了设计的指标和设计思路，给需要修改程序的朋友提供了一定的参考价值； （2）miaobiao 文件夹//包含了所有程序和版图；相信能给学习verilog的朋友提供真正的帮助。