注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 移位寄存器的设计与实现

  2. 组成原理 课程设计 移位寄存器的设计与实现

  3. 所属分类：专业指导

    • 发布日期：2009-06-19
    • 文件大小：434176
    • 提供者：yykable

  1. 微机原理与接口技术试题和答案（共ABC三套）

  2. 试卷编号： ( A )卷 课程编号： H61030010 课程名称： 微机原理与接口技术 考试形式： 闭卷 适用班级： 姓名： 学号： 班级： 学院： 信息工程 专业： 计算机科学技术 考试日期： 题号 一 二 三 四 五 六 七 八 九 十 总分 累分人 签名 题分 15 20 10 20 15 20 100 得分 考生注意事项：1、本试卷共 6页，请查看试卷中是否有缺页或破损。如有立即举手报告以便更换。 2、考试结束后，考生不得将试卷、答题纸和草稿纸带出考场。 一、 填空题(每空 1 分，

  3. 所属分类：嵌入式

  1. verilog编写的线性反馈移位寄存器（LFSR）（8阶，附带图）

  2. 此程序是用verilog语言编写的8阶LFSR移位寄存器，压缩包里有word版的原理图，程序很详细，包括了使能信号和置数功能……已经通过验证！

  3. 所属分类：专业指导

    • 发布日期：2010-03-19
    • 文件大小：16384
    • 提供者：fengyingjia

  1. 关于CRC—16校验的资料和参考程序

  2. RC的计算原理是将欲传输的数据块视为一堆连续位所构成的整个数值，将此数值除以一个特定的除数，此除数称为生成多项式（ANSI CRC-16的生成多项式为：x16 + x15 + x2 + 1）。目前较常用的CRC位数目有8和16以及32，附件所附的是在Win32测试过的程序，希望有所帮助。当然有需求的话我可以提供部分源代码。 具体算法如下： 1、定义一个初始值为0xFFFF的16位的变量，该变量称为CRC寄存器 2、把欲发送或接收消息的高8位和CRC寄存器的底8位作异或运算，并把结果在赋到CRC

  3. 所属分类：其它

    • 发布日期：2010-03-29
    • 文件大小：392192
    • 提供者：jianjiaximufeng

  1. 组成原理课程设计——移位寄存器的设计与实现

  2. 组成原理的课程设计，设计并实现移位寄存器

  3. 所属分类：专业指导

    • 发布日期：2010-05-25
    • 文件大小：443392
    • 提供者：wujiguozhangna

  1. 移位寄存器逻辑功能和扭环计数器原理

  2. 掌握中规模集成移位寄存器74LS194的逻辑功能及测试方法。 用74LS194设计任意模值的扭环计数器的方法

  3. 所属分类：专业指导

    • 发布日期：2010-06-14
    • 文件大小：582656
    • 提供者：miaojianxin1990

  1. vhdl延时程序（基于移位寄存器）

  2. 用vhdl设计的一种延时程序，运用了移位寄存器原理，新人设计的适合新人看看

  3. 所属分类：硬件开发

    • 发布日期：2011-07-24
    • 文件大小：3072
    • 提供者：xuxieda

  1. verilog 写的m序列

  2. 基于verilog语言描写的m序列产生器，采用模二加的原理，当然也可用查找表

  3. 所属分类：其它

    • 发布日期：2011-09-11
    • 文件大小：3072
    • 提供者：zhu_zhu_2009

  1. 移位寄存器的工作原理

  2. 移位寄存器的工作原理，详细说明，原理图

  3. 所属分类：专业指导

    • 发布日期：2012-03-05
    • 文件大小：100352
    • 提供者：liaojinjong

  1. PLC的移位寄存器编程技术

  2. 详细论述了PLC中移位寄存器的工作原理及编程方法，可以帮助初学者更快掌握利用移位寄存器编写出循序控制程序。

  3. 所属分类：硬件开发

    • 发布日期：2014-06-29
    • 文件大小：125952
    • 提供者：qq_17043531

  1. 关于CRC校验的学习笔记.docx

  2. 关于CRC32的一些基本原理：包括基本的模二除法及其实现，模二除法中移位寄存器的变化情况，另外也有关于如何程序编写相关的CRC32的内容。

  3. 所属分类：嵌入式

    • 发布日期：2020-06-02
    • 文件大小：171008
    • 提供者：u013639740

  1. 模拟技术中的实用模拟BIST的基本原则

  2. 引言 　　大多数IC设计工程师都了解数字BIST的工作原理。它用一个LFSR（线性反馈移位寄存器）生成伪随机的位模式，并通过临时配置成串行移位寄存器的触发器，将这个位模式加到待测电路上。数字BIST亦用相同的触发器捕获响应，将移出的结果压缩成一个数字标志，再将其与一个正确的标志作逐位对比。尽管工业逻辑BIST的细节要更复杂，但基本原理仍适用于多时钟域、多周期延迟路径，以及电源轨噪声等。 　　1 “模拟”的定义 　　“模拟”电路对不同的人有不同的含义。一个PLL或SERDES（串行器/解串器

  3. 所属分类：其它

    • 发布日期：2020-11-02
    • 文件大小：176128
    • 提供者：weixin_38693084

  1. RFID技术中的直接序列扩频信号的产生原理和应用

  2. 直接序列扩频系统是目前广泛应用的一种扩展频谱系统。美国的国际卫星通信系统和全球定位系统都是直接序列扩频系统的应用实例。　　直接序列扩频系统采用直接序列扩频信号体制。下面就从伪随机码序列（m序列和GOLD码序列）的产生原理、调制信号的产生原理几方面来说明直接序列扩频信号的产生原理。1、m码序列的产生原理　　　　伪随机码序列是一种具有类似白噪声统计特性的编码信号，通常作为扩频系统的扩展码。M码序列是移位寄存器序列。M码序列可以由移位寄存器加反馈产生，如图1所示。 　　Cn是每个移位寄存器的初值

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：191488
    • 提供者：weixin_38529951

  1. EDA/PLD中的可编程逻器件应用SRLC 16

  2. 在Xilinx的FPGA中，4输入的查找表可以配置成一个16位的移位寄存器来使用。这对于一些移位寄存器应用很多的场合，可有效地提高资源的利用率，节省逻辑资源。本节将会以4输入的查找表为例，详细介绍SRLC16的应用。对于更多输入的查找表，如Virtex－5的6输入查找表可以实现SRLC32，原理同SRLC16一样。SRLC16是Xilinx在FPGA独有的一种资源。 　　4输入查找表实现的SRLC16的基本结构如图1所示。移位寄存器的输入可以是SHIFTIN或是DI，4位地址可以选择内部的16

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：147456
    • 提供者：weixin_38696196

  1. EDA/PLD中的Coo1Runner-Ⅱ器件实现设计范例和实现CPLD的原理图

  2. CPLD的原理框图如图所示。 　　如图 CPLD的原理框图　　行扫描线由移位寄存器输出驱动，在时钟ck的驱动下移位寄存器工作，同一时间只有一位行线为“0”。列线全部接有内部上拉，在没有键按下的情况下，列线全为“1”。同时与门输出也为“1”，移位寄存器继续工作；当有键按下时，与门输出为低。禁止移位寄存器操作，直到按键被释放。 　　行列编码电路的输出组成键盘的编码输出，输入到处理器。　　此参考设计包括Verilog源代码、Verilog测试文件和.ucf文件。.ucf文件中有关于内部上拉电阻的

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：115712
    • 提供者：weixin_38558054

  1. 二元给定序列非线性移位寄存器的综合与产生

  2. 摘要：依据非线性移位寄存器的原理，文中讨论二元给定序列非线性反馈移位寄存器的综合算法，用C语言编程，找到了产生该序列的非线性移位寄存器。借助EDA技术，以FPGA为硬件基础，经过设计优化构成定长序列和给定周期序列的伪随机序列发生器，并进行了仿直实验，用硬件实验证实了设计的合理性。 关键词：非线性伪随机序列 非线性移位寄存器 现场可编程门阵列 1 引言 伪随机序列具有良好的随机性，在伪码测距、导航、遥控和遥测、扩频通信、多址通信、分离多径、数据加乱、信号同步、误码测试、线性系统测量、天线方

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：69632
    • 提供者：weixin_38521831

  1. 基于Multisim的移位寄存器型彩灯控制电路设计与仿真

  2. 介绍了以 Multisim仿真软件为平台设计移位寄存器型彩灯控制电路，对电路的设计原理、构成方法做了详细的介绍，使用虚拟仪器、虚拟元件完成单元电路及总体电路系统的设计与仿真。所述方法的创新点是电路的Multisim仿真与硬件设计互补，将电子电路的硬件设计方式向多元化方式转移，利于培养知识综合、知识应用、知识迁移的能力，提高了电路设计效率。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：698368
    • 提供者：weixin_38666300

  1. 实用模拟BIST的基本原则

  2. 引言 　　大多数IC设计工程师都了解数字BIST的工作原理。它用一个LFSR（线性反馈移位寄存器）生成伪随机的位模式，并通过临时配置成串行移位寄存器的触发器，将这个位模式加到待测电路上。数字BIST亦用相同的触发器捕获响应，将移出的结果压缩成一个数字标志，再将其与一个正确的标志作逐位对比。尽管工业逻辑BIST的细节要更复杂，但基本原理仍适用于多时钟域、多周期延迟路径，以及电源轨噪声等。 　　1 “模拟”的定义 　　“模拟”电路对不同的人有不同的含义。一个PLL或SERDES（串行器/解串器

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：204800
    • 提供者：weixin_38686658

  1. 移位寄存器的原理

  2. 移位寄存器的原理 　　移位寄存器不仅能寄存数据，而且在时钟信号的用下使它其中的数据依次左移或者右移。 　　四位移位寄存器的原理：F0、F1、F2、F3是四个边沿触发的触发器D，每一个触发器的输出端Q接到右边一个触发器的输入端D。因为从时钟的信号CP的上升沿加到触发器上开始到输出端新状态稳定地建立起来有一段延迟的时间，所以当时钟信号同时加到四个触发器上的时候，每个触发器接受的都是左边一个触发器中原来的而数据（F0接收的输入数据D1）。寄存器中的数据依次右移一位。 　　移位寄存器按照不同的分类

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：277504
    • 提供者：weixin_38637805

  1. Coo1Runner-Ⅱ器件实现设计范例和实现CPLD的原理图

  2. CPLD的原理框图如图所示。 　　如图 CPLD的原理框图　　行扫描线由移位寄存器输出驱动，在时钟ck的驱动下移位寄存器工作，同一时间只有一位行线为“0”。列线全部接有内部上拉，在没有键按下的情况下，列线全为“1”。同时与门输出也为“1”，移位寄存器继续工作；当有键按下时，与门输出为低。禁止移位寄存器操作，直到按键被释放。 　　行列编码电路的输出组成键盘的编码输出，输入到处理器。　　此参考设计包括Verilog源代码、Verilog测试文件和.ucf文件。.ucf文件中有关于内部上拉电阻的

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：156672
    • 提供者：weixin_38735987
« 12 3 4 5 6 7 8 »