这个CPU是一个简化的专门为教学目的而设计的RISC_CPU。在设计中我们不但关心CPU总体设计的合理性，而且还使得构成这个RISC_CPU的每一个模块不仅是可仿真的也都是可以综合成门级网表。因而从物理意义上讲，这也是一个能真正通过具体逻辑电路结构而实现的CPU

简化RISC_CPU设计，对 数字电路设计有很大的提高，锻炼编写代码能力，和设计电路能力。

本课题首先对集成电路的发展进行概述，分析国内外CPU系统的现状和发展趋势。其次，理解RISC_CPU的基本概念，将其与一般的CPU进行了结构和性能上的比较，得出RISC_CPU不仅只是简化了指令系统，而且还通过简化指令系统使计算机的结构更加简单合理，从而提高了运算速度。最后，运用仿真设计软件ISE 10.1设计一个简化的RISC_CPU，并对其各模块及顶层模块的结构和功能进行综合仿真，最终利用FPGA实现一个RISC_CPU。

片上系统（soc）简化的RISC_CPU设计