注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. jpeg2000系统

  2. JPEG2000系统架构研究及EBCOT中算术编码器的硬件实现

  3. 所属分类：专业指导

    • 发布日期：2009-07-07
    • 文件大小：505856
    • 提供者：molingran

  1. 算术编码，自适应的建立概率模型

  2. 算术编码器，能实现自适应的建立概率模型，压缩性能平均较好，并且是在c下面开发的！

  3. 所属分类：C

    • 发布日期：2009-10-10
    • 文件大小：40960
    • 提供者：zhanghaitao5177

  1. JPEG2000二进制算术编码器的研究与设计

  2. JPEG2000二进制算术编码器的研究与设计JPEG2000二进制算术编码器的研究与设计

  3. 所属分类：硬件开发

    • 发布日期：2010-05-21
    • 文件大小：1048576
    • 提供者：superstar1103

  1. 架构研究及EBCOT中算术编码器的硬件实现

  2. 架构研究及EBCOT中算术编码器的硬件实现架构研究及EBCOT中算术编码器的硬件实现

  3. 所属分类：硬件开发

    • 发布日期：2010-05-21
    • 文件大小：733184
    • 提供者：superstar1103

  1. 基于QM算术编码器改进的静态图像压缩算法

  2. 基于QM算术编码器改进的静态图像压缩算法

  3. 所属分类：其它

    • 发布日期：2010-09-03
    • 文件大小：332800
    • 提供者：flywithyou08

  1. Q—Coder算术编码器的VHDL实现

  2. Q—Coder算术编码器的VHDL实现. Q—Coder算术编码器的VHDL实现.

  3. 所属分类：专业指导

    • 发布日期：2010-09-06
    • 文件大小：239616
    • 提供者：jm1231

  1. 自适应算术编码的FPGA实现

  2. 摘要： 在简单介绍算术编码和自适应算术编码的基础上， 介绍了利用 FPGA 器件并通过 VHDL 语言描述实现自适应算术编码的过程。整个编码系统在 LTERA 公司的 MAX+plus Ⅱ 软件上进 行了编译仿真，测试结果表明：编码器各个模块的设计在速度和资源利用两方面均达到了较 优的状态，可以满足实时编码的要求。

  3. 所属分类：硬件开发

    • 发布日期：2011-03-01
    • 文件大小：117760
    • 提供者：luno1

  1. 编码器课程介绍与深入

  2. 常用的组合逻辑电路有编码器、译码器、数据选择器、数据分配器、加法器、比较器、算术逻辑单元等。 上节所介绍的分析方法和设计方法都适用于将要介绍的常用组合电路。 本节着重介绍其功能表示和应用。

  3. 所属分类：专业指导

  1. MQ算术编码器原理及实现

  2. JPEG2000中的算术编码，MQ算术编码器原理及实现

  3. 所属分类：C++

    • 发布日期：2011-10-27
    • 文件大小：208896
    • 提供者：xiaota00

  1. 多媒体算术编码

  2. 多媒体算术编码实例，算术编码：越来越流行（在很多标准中被采用） 适合的场合： 小字母表：如二进制信源 概率分布不均衡 建模与编码分开 内容： 算术编码的基本思想 一些性质 实现 有限精度：区间缩放（浮点数/整数实现） 计算复杂度：用移位代替乘法二进制编码 自适应模型 QM编码器：自适应二进制编码

  3. 所属分类：其它

    • 发布日期：2012-04-06
    • 文件大小：1041408
    • 提供者：hxh_abc

  1. HEVC编码器相关模块的研究与设计.pdf

  2. 第1章绪论………………………………………………………………11．1课题背景及意义………………………………………………………………l1．2 HEVC的研究动态……………………………………………………………2 1．2．1 HEVC标准的发展过程……………………………………………………………2 1．2．2国内外研究动态…………………………………………………………………．．31．3论文的研究内容及章节安排…………………………………………………5第2章HEVC编码技术………………………………………………

  3. 所属分类：编解码

    • 发布日期：2017-12-12
    • 文件大小：10485760
    • 提供者：lf_forestpeak

  1. 数据处理方法-算术编码（CRC-Java编码实现）

  2. CRC 的英文全称为 Cyclic Redundancy Check（Code），中文名称为循环冗余校验（码）。它是一类重要的线性分组码，编码和解码方法简单，检错和纠错能力强，在通信领域广泛地用于实现差错控制。 以下步骤将描述 6 字节红外控制码生成过程： 1．从二维码的中依次顺序提取前 2 个英文字母、最后 2 个英文字母（X、x 除外，取英文字母 ASCII 值为原始数据），并从中提取出多项式 g(x)（多项式的最高位为 x16，最低为 1）; 2．预置 1 个 16 位的寄存器为

  3. 所属分类：Java

    • 发布日期：2020-01-14
    • 文件大小：16384
    • 提供者：Dimpies

  1. 灰度图像算术编码压缩程序Matlab.zip

  2. 1. 本实验程序共5个.m文件 2. BasicArithmeticCode.m、BasicArithmeticDecode.m分别是编码和解码算法。 3. Decoder.m、Encoder.m分别是编码器和解码器，他们调用以上的两个算法。 4. CaculateBits.m是用来计算压缩后总的比特数的文件，在BasicArithmeticCode.m中调用，但是由于时间代价高，默认注释掉，需要计算的时候再用。 5. 整个操作流程：运行Decoder会读入Set12中的12张图片然后输出.da

  3. 所属分类：互联网

    • 发布日期：2020-05-30
    • 文件大小：1048576
    • 提供者：qq_38843532

  1. 自适应算术编码的FPGA实现

  2. 在简单介绍算术编码和自适应算术编码的基础上，介绍了利用ＦＰＧＡ器件并通过ＶＨＤＬ语言描述实现自适应算术编码的过程。整个编码系统在ＬＴＥＲＡ公司的ＭＡＸ＋ｐｌｕｓ Ⅱ软件上进行了编译仿真，测试结果表明：编码器各个模块的设计在速度和资源利用两方面均达到了较优的状态，可以满足实时编码的要求。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：106496
    • 提供者：weixin_38697328

  1. 基于Q-Coder算术编码器的IP核设计

  2. 本文提出的一种实现算术编码的集成电路IP核,经过仿真和FPGA验证,能够符合JPEG2000标准,仿真结果表明,在相同的条件下,该IP核编码所需时间仅约为软件编码所需时间的40%,从而大大提高了算术编码的效率,使得将来其应用于实时处理系统成为可能;并且将来可以定制所需的ASIC电路,用于新一代数字照相机等具有广泛市场前景的 项目。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：86016
    • 提供者：weixin_38625448

  1. 基于Q-Coder算术编码器IP核的设计

  2. 基于Q-Coder算术编码器的IP核设计[图],1概述JPEG2000[1,2]是新的静止图像压缩标准，它具有的多种特性使得它有着广泛的应用前景。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：226304
    • 提供者：weixin_38688380

  1. 基于Q-Coder算术编码器的IP核设计与研究

  2. JPEG2000是新的静止图像压缩标准，它具有的多种特性使得它有着广泛的应用前景。目前为止，JPEG2000的解决方案比较少，并且其中的绝大部分是软件解决方案：Jasper软件是经IEC JTC1/SC29/WG1小组推荐使用的实现JPEG2000的为数不多的软件之一。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：293888
    • 提供者：weixin_38664556

  1. EDA/PLD中的H.264中二进制化编码器的FPGA实现

  2. 1 引言 　　随着数字电视及视频会议的发展以及应用，H．264由于其更高的压缩比、更好的图像质量和良好的网络适应性而备受关注。 　　基于上下文的自适应二进制算术编码(CABAC)则作为H．264编码器系统的最后一环，对整个编码性能影响较大。CABAC充分考虑视频流的相关性．能适应信号统计特性的变化，容易达到渐进性能，编码速度较高，但复杂度大，这造成单纯用软件编码难以达到很高的性能，特别是对于高清晰度视频(HDTV)不能实现实时编码，这就需要硬件加速或设计专门的硬件编码电路。 　　目前，已有

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：130048
    • 提供者：weixin_38551046

  1. EDA/PLD中的自适应算术编码的FPGA实现

  2. 摘要：在简单介绍算术编码和自适应算术编码的基础上，介绍了利用FPGA器件并通过VHDL语言描述实现自适应算术编码的过程。整个编码系统在LTERA公司的MAX+plus Ⅱ软件上进行了编译仿真，测试结果表明：编码器各个模块的设计在速度和资源利用两方面均达到了较优的状态，可以满足实时编码的要求。 关键词：算术编码 自适应 FPGA VHDL 仿真算术编码是一种无失真的编码方法，能有效地压缩信源冗余度，属于熵编码的一种。算术编码的一个重要特点就是可以按分数比特逼信信源熵，突破了Haffman编

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：117760
    • 提供者：weixin_38651273

  1. H.264中二进制化编码器的FPGA实现

  2. 1 引言 　　随着数字电视及视频会议的发展以及应用，H．264由于其更高的压缩比、更好的图像质量和良好的网络适应性而备受关注。 　　基于上下文的自适应二进制算术编码(CABAC)则作为H．264编码器系统的一环，对整个编码性能影响较大。CABAC充分考虑视频流的相关性．能适应信号统计特性的变化，容易达到渐进性能，编码速度较高，但复杂度大，这造成单纯用软件编码难以达到很高的性能，特别是对于高清晰度视频(HDTV)不能实现实时编码，这就需要硬件加速或设计专门的硬件编码电路。 　　目前，已有相应

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：154624
    • 提供者：weixin_38623442
« 12 3 4 5 6 7 8 9 10 »