注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 四位ALU算术逻辑单元设计实验

  2. 一. 实验目的 1. 了解ALU（算术逻辑单元）的功能和使用方法； 2. 认识和掌握超前（并行）进位的设计方法； 3. 认识和掌握ALU的逻辑电路组成； 4. 认识和掌握ALU的设计方法。

  3. 所属分类：专业指导

    • 发布日期：2009-06-13
    • 文件大小：121856
    • 提供者：Dylan_zb

  1. 计算机组成原理实验1-四位ALU算术逻辑单元设计实验

  2. 一. 实验目的 1.了解ALU的功能和使用方法 2.认识和掌握超前进位的设计方法 3.认识和掌握ALU的逻辑电路组成 4.认识和掌握ALU的设计方法 二. 实验原理 从结构原理图上可推知，本实验中的ALU运算逻辑单元由4个一位的ALU运算逻辑单元组成。每位的ALU电路由全加器和函数发生器组成。事实上，是在全加器的基础上，对全加器功能的扩展来实现符合要求的多种算术/逻辑运算的功能。为了实验多种功能的运算，An、Bn数据是不能直接与全加器相连接的，它们受到功能变量F3—F1的制约，由此，可由An、

  3. 所属分类：C

    • 发布日期：2009-12-10
    • 文件大小：412672
    • 提供者：L416116256

  1. 基于VHDL语言的4位算术逻辑单元（ALU）的设计

  2. ALU的算数运算主要以加、减法为主，至于乘法、除法则可用“移位”配合“加法”的方法加以处理，即可完成运算。虽然逻辑运算的种类很多，但实际上ALU中的逻辑电路单元通常只处理AND、OR、XOR、NOT这四种运算，其它的各种逻辑运算都可以由布尔代数化简，只需用AND、OR、XOR、NOT这四种运算便可完成。

  3. 所属分类：专业指导

    • 发布日期：2010-01-05
    • 文件大小：57344
    • 提供者：wzl880820

  1. 4位算术逻辑单元(ALU)的设计

  2. LU的算数运算主要以加、减法为主，至于乘法、除法则可用“移位”配合“加法”的方法加以处理，即可完成运算。虽然逻辑运算的种类很多，但实际上ALU中的逻辑电路单元通常只处理AND、OR、XOR、NOT这四种运算，其它的各种逻辑运算都可以由布尔代数化简，只需用AND、OR、XOR、NOT这四种运算便可完成。最后，将算术单元电路和逻辑单元电路组合起来，成为功能完整的算术逻辑单元。具体框图如下图所示：

  3. 所属分类：专业指导

    • 发布日期：2010-01-08
    • 文件大小：60416
    • 提供者：yinheng1314

  1. 四位ALU算术逻辑单元设计实验

  2. 1. 了解ALU（算术逻辑单元）的功能和使用方法； 2. 认识和掌握超前（并行）进位的设计方法； 3. 认识和掌握ALU的逻辑电路组成； 4. 认识和掌握ALU的设计方法

  3. 所属分类：专业指导

    • 发布日期：2010-12-13
    • 文件大小：245760
    • 提供者：qq459729983

  1. 计算机组成原理四位ALU算术逻辑单元设计实验实验

  2. 四位ALU算术逻辑单元 word文档，适合中山大学学生使用

  3. 所属分类：专业指导

    • 发布日期：2010-12-13
    • 文件大小：147456
    • 提供者：wellsheep

  1. 设计一个4位的算术逻辑单元

  2. 实验一　算术逻辑单元 １. 实验目的 (1) 掌握运算器的工作原理。 (2) 验证运算器的功能 ２. 实验要求 (1)基本要求 设计一个4位的算术逻辑单元，满足以下要求。 ①4位算术逻辑单元能够进行下列运算：加法、减法、加1、减1、与、或、非和传递。用3位操作码进行运算，控制方式如下表所示。 运算操作码 　　　　运　　　算 对标识位Z和C的影响 000 result ←A+B 影响标志位Z和C 001 result ←A+1 影响标志位Z和C 010 result ←A-B 影响标志位Z和C

  3. 所属分类：C

    • 发布日期：2010-12-30
    • 文件大小：411648
    • 提供者：ndsc_cat

  1. EDA自动售货机的设计

  2. 本次设计采用的是EDA技术设计一个算术逻辑单元ALU

  3. 所属分类：电信

    • 发布日期：2011-05-18
    • 文件大小：1048576
    • 提供者：kujiuda2491184

  1. EDA 算术逻辑单元ALU设计

  2. EDA 算术逻辑单元ALU设计 超前进位加法减法器 设计思路 VHD代码 注释仿真

  3. 所属分类：硬件开发

    • 发布日期：2011-07-16
    • 文件大小：166912
    • 提供者：watchen

  1. 算术逻辑单元（ALU）设计

  2. 算术逻辑单元（ALU）设计 西南交大计算机组成原理实验

  3. 所属分类：其它

    • 发布日期：2011-11-18
    • 文件大小：1048576
    • 提供者：g19920917

  1. 算术逻辑单元设计（西南交大）

  2. 西南交大计算机组成原理实验C实验五，ALU设计。。

  3. 所属分类：其它

    • 发布日期：2011-11-18
    • 文件大小：1048576
    • 提供者：g19920917

  1. VHDL设计算术逻辑单元

  2. 通过VHDL编程实现ALU基本功能，然后显示在两个七段数码管上

  3. 所属分类：其它

    • 发布日期：2011-11-18
    • 文件大小：1048576
    • 提供者：g19920917

  1. 计算机组成原理实验课程 实验一 运算器设计（加法器设计）8位可控加减法器设计、32位算术逻辑运算单元ALU设计alu.circ

  2. 8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已画好。alu自动测试是100分。

  3. 所属分类：Linux

    • 发布日期：2020-05-16
    • 文件大小：727040
    • 提供者：CN_EventHorizon

  1. 华中科技大学计算机组成原理实验二运算器实验Logisim源文件8位可控加减法器设计32位算术逻辑运算单元ALU设计

  2. .circ文件。华中科技大学计算机组成原理实验二运算器实验Logisim源文件，里面有8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已经连接画好了。alu自动测试是100分。

  3. 所属分类：专业指导

    • 发布日期：2020-05-06
    • 文件大小：41984
    • 提供者：OldHuangC

  1. multisim 算术逻辑运算单元电路.ms14

  2. 1、设计一个四位算术逻辑运算器，该运算器由函数发生器和全加器构成。其中函数发生器的输出Xi、Yi与输入量Ai、Bi之间的关系如下表-1所示，由表可以看出Yi由S1 S2决定，Xi由F 3决定。 表-1 函数发生器功能表 S1 S2 Yi S3 Xi 0 0 / Ai﹒Bi 0 Ai+Bi 0 1 0 1 Ai+/Bi 1 0 Ai﹒Bi 1 1 Ai﹒/Bi 2、分析所给函数发生器功能表，根据该表设计函数发生器逻辑电路，并将该函

  3. 所属分类：互联网

    • 发布日期：2020-07-05
    • 文件大小：937984
    • 提供者：weixin_39444707

  1. 模拟技术中的利用16位DAC实现20位分辨率的设计

  2. 引言 　　随着DSP芯片处理数据能力的提高，数字信号处理系统的精度要求也越来越高。考虑到系统要求的是相对精度，而非绝对精度。为了获得最佳相对精度，本文提出一种创新的解决方案，即在精密DAC后端使用可编程增益放大器(PGA)。 系统框架结构 　　该系统主要包括以下几个部分：DSP、DAC、DAC后端低通滤波电路以及两个数字可编程运放PGA205，如图1所示。系统中DSP采用了TI公司的TMS320VC5402，它有一组程序总线和三组数据总线，高度并行性的算术逻辑单元ALU、专用硬件逻辑片内

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：77824
    • 提供者：weixin_38534683

  1. 模拟技术中的利用16位DAC实现20位分辨率的设计(图)

  2. 引言　随着DSP芯片处理数据能力的提高，数字信号处理系统的精度要求也越来越高。考虑到系统要求的是相对精度，而非绝对精度。为了获得最佳相对精度，本文提出一种创新的解决方案，即在精密DAC后端使用可编程增益放大器(PGA)。 系统框架结构该系统主要包括以下几个部分：DSP、DAC、DAC后端低通滤波电路以及两个数字可编程运放PGA205，如图1所示。系统中DSP采用了TI公司的TMS320VC5402，它有一组程序总线和三组数据总线，高度并行性的算术逻辑单元ALU、专用硬件逻辑片内存储器、增强型H

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：79872
    • 提供者：weixin_38744375

  1. ALU4FPGA：在Nexys-4 DDR板上为Artix-7 FPGA实现的16位算术逻辑单元-源码

  2. 16位ALU 该设计使用Nexys-4 DDR板实现了16位ALU。 ALU可以执行ADD，MULTIPLY，SUBTRACT和RIGHT SHIFT LOGICAL运算。 设计中编入了两个数字，用户使用Nexys-4 DDR板上的开关选择ALU操作。 内容 .xdc约束文件，verilog文件和PDF报告以及ASM-D图表，示意图和仿真结果。

  3. 所属分类：其它

    • 发布日期：2021-02-21
    • 文件大小：735232
    • 提供者：weixin_42175776

  1. 基于逻辑操作和符号数字表达的光学并行负二进制运算

  2. 研究了光学负二进制并行算术运算。基于符号数字负二进制表达，提出了任意字长操作数的并行两步加法与一步减法。这些基本运算都可通过空间编码与解码的光学逻辑实现，从而提供了一种有效的光学算术－逻辑单元(ALU)设计方案。

  3. 所属分类：其它

    • 发布日期：2021-02-11
    • 文件大小：1048576
    • 提供者：weixin_38515573

  1. FPGA-LPLIB_ALU：具有算术和逻辑单元（例如加法器，计数器，lfsr，移位器和通用alu块）的VHDL设计存储库-源码

  2. FPGA-LPLIB_ALU 具有算术和逻辑单元（例如加法器，计数器，lfsr，移位器和通用alu模块）的VHDL设计存储库。 目录 hdl/包含用于FPGA设计和测试平台的VHDL源。 list/包含* .lst文件，其中包含要编译的源路径。 用于Aldec Riviera-PRO，HDL模拟器的rundir_riviera/ rundir。 scr ipt_bash/通用bash脚本实用程序。 图书馆 lib.lplib_alu.lst lib.lplib_alu_verif.ls

  3. 所属分类：其它

    • 发布日期：2021-02-08
    • 文件大小：29696
    • 提供者：weixin_42108054
« 12 3 »