注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EPON技术在CDMA基站业务承载中的应用.pdf

  2. EPON技术在CDMA基站业务承载中的应用pdf,EPON技术在CDMA基站业务承载中的应用电信传输丁志彬吴飞 Telecommunication Transmission EPON技术在CDMA基站业务承载中的应用 性;对于上述CDMA基站业务承载的指标, CES oVer GPS GPS FPON方案的测试数据表明,其误码率、时延、抖动及 BSC/RNC 频率同步精度已经完全满足要求。 横沔C网 基站机房 在CDMA基站不具备GPS的条件下,对于高精度 3× EI(CDMALX) 周浦电信

  3. 所属分类：其它

    • 发布日期：2019-10-15
    • 文件大小：242688
    • 提供者：weixin_38743737

  1. 单片机编程技巧－－功能强大的时钟中断

  2. 在单片机程序设计中，设置一个好的时钟中断，将能使一个CPU发挥两个CPU的功效，大大方便和简化程序的编制，提高系统的效率与可操作性。我们可以把一些例行的及需要定时执行的程序放在时钟中断中，还可以利用时钟中断协助主程序完成定时、延时等操作。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：67584
    • 提供者：weixin_38506835

  1. 系统中的时钟与时延

  2. 第一：系统内大部分器件的动作都是在时钟的跳变沿上进行，这就要求时钟信号时延差要非常小，否则就可能造成时序逻辑状态出错。 第二：时钟信号通常是系统中频率最高的信号。 第三：时钟信号通常是负载最重的信号， 所以要合理分配负载。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：138240
    • 提供者：weixin_38657102

  1. 电源技术中的完全可设置的智能16粒LED光源驱动器

  2. ED1642GW是意法半导体的新一代LED阵列驱动器，新增一系列完全可设置的创新功能，同时保留原来的24针标准封装，在实际应用中只需一个外部电阻，从而可大幅降低组件成本，提高系统设计的灵活性。 　　新的嵌入式功能让系统设计变得更加灵活，为用户提供不同的配置选择：局部调光、全局电流调节、开关时间设定、通道间顺序延时、先进的LED故障检测报告、自动节能专利技术、串行数据与时钟重新同步等诸多功能。 　　LED1642GW专注于满足图1所示应用领域对降噪的需求，让用户能够通过串行接口，设定输出通道的

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：238592
    • 提供者：weixin_38578242

  1. FPGA芯片在高速数据采集缓存系统中的应用

  2. 在高速数据采集方面，FPGA有单片机和DSP无法比拟的优势。FPGA的时钟频率高，内部时延小，全部控制逻辑都可由硬件完成，而且速度快，组成形式灵活，并可以集成外围控制、译码和接口电路。更最主要的是，FPGA可以采用IP内核技术，以通过继承、共享或购买所需的知识产权内核提高其开发进度。而利用EDA工具进行设计、综合和验证，则可加速设计过程，降低开发风险，缩短了开发周期，效率高而且更能适应市场。本数据采集系统就是基于FPGA技术设计的多路模拟量、数字量采集与处理系统。FPGA的IO端口多，且可以自由

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：261120
    • 提供者：weixin_38714162

  1. 嵌入式系统/ARM技术中的基于Hyperlynx的DDR2嵌入式系统设计与仿真

  2. 摘  要： 介绍了DDR2嵌入式系统的仿真模型以及Hyperlyxn仿真工具，并基于Hyperlyxn仿真工具对IBIS模型进行仿真分析，给出了一个具体的DDR2嵌入式系统的设计过程和方法。 　　现代电子设计和芯片制造技术正在飞速发展，电路的复杂度、元器件布局以及布线密度、开关速度、时钟和总线频率等各项指标参数都呈快速上升趋势。当上升时间超过传输延时的1/6时，反射、串扰、振荡以及传输线效应等涉及到的时序、信号完整性(SI)、EMI等一系列问题决定着产品设计的成败。特别是DDR2系统，可支持高

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：239616
    • 提供者：weixin_38712578

  1. 单片机与DSP中的基于SOPC的高速数据采集系统的分析与设计

  2. 0  引言 　　传统数据采集卡多采用PCI或ISA总线接口，这种方式安装麻烦、价格昂贵，且受计算机插槽数量、地址、中断资源限制，有扩展性差等缺点。而USB通用串行总线则具有安装方便、高带宽、易扩展等优点，其中USB2.0标准具有480Mbps的最高数据传输率，这使USB成为本系统所选接口的主要类型。控制方面，传统数据采集通常使用单片机或DSP作CPU来进行控制和数据处理。其中单片机的时钟频率低，无法适应高速数据采集；DSP虽能满足速度要求，但在速度提高的同时，也提高了成本。而用FPGA实现的S

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：205824
    • 提供者：weixin_38595850

  1. 电子测量中的两种高频CMOS压控振荡器的设计与研究

  2. 锁相环在通讯技术中具有重要的地位，在调制、解调、时钟恢复、频率合成中都扮演着不可替代的角色。可控振荡器是锁相环的核心部分。最近，鉴于对集成电路低功耗和高集成度的追求，越来越多的研究人员投人到基于CMOS工艺的压控振荡器的设计。环形压控振荡器因为具有宽的调谐范围和小的芯片面积，在电路的精心设计下也可以具有不错的相位噪声性能，从而在数字通信系统中得到广泛的应用。而随着CMOS工艺特征尺寸的不断减小，根据CMOS工艺按比例缩小理论，电源电压也要同比例降低。与采用1．8 V电源电压的0．18 μm CM

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：246784
    • 提供者：weixin_38656374

  1. EDA/PLD中的FPGA芯片在高速数据采集缓存系统中的应用

  2. 引言 　　在高速数据采集方面，FPGA有单片机和DSP无法比拟的优势。FPGA的时钟频率高，内部时延小，全部控制逻辑都可由硬件完成，而且速度快，组成形式灵活，并可以集成外围控制、译码和接口电路。更最主要的是，FPGA可以采用IP内核技术，以通过继承、共享或购买所需的知识产权内核提高其开发进度。而利用EDA工具进行设计、综合和验证，则可加速设计过程，降低开发风险，缩短了开发周期，效率高而且更能适应市场。本数据采集系统就是基于FPGA技术设计的多路模拟量、数字量采集与处理系统。FPGA的IO端口多

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：210944
    • 提供者：weixin_38672812

  1. 单片机与DSP中的单片机编程技巧－－功能强大的时钟中断

  2. 在单片机程序设计中，设置一个好的时钟中断，将能使一个CPU发挥两个CPU的功效，大大方便和简化程序的编制，提高系统的效率与可操作性。我们可以把一些例行的及需要定时执行的程序放在时钟中断中，还可以利用时钟中断协助主程序完成定时、延时等操作。 　　下面以6MHz时钟的AT89C51系统为例，说明时钟中断的应用。 　　定时器初值与中断周期　时钟中断无需过于频繁，一般取20mS(50Hz)即可。如需要百分之一秒的时基信号，可取10mS(100Hz)。这里取20mS，用定时器T0工作于16位定时器方式

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：72704
    • 提供者：weixin_38711110

  1. PCB技术中的PCB高速的界定

  2. 如果一个数字系统的时钟频率达到或者超过50MHz，而且工作在这个频率之上的电路已经占到了整个电子系统一定的分量（比如说1／3），这就称为高速电路。 　　实际上信号的谐波频率比信号本身的重复频率高，是信号快速变化的上升沿与下降沿引发了信号传输的非预期结果。因此，通常约定如果走线传播延时大于20％驱动端的信号上升时间，则认为此类信号是高速信号并可能产生传输线效应。 　　定义了传输线效应发生的前提条件，又如何判断传播延时是否大于20％驱动端的信号上升时间呢？信号上升时间的典型值一般可通过器件手册查

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：46080
    • 提供者：weixin_38548394

  1. 单片机与DSP中的PIC单片机人机接口模块独立式按键的电路设计

  2. 本实例可以分为5部分，如图1所示。 　　图1  系统组成原理框图 　　下面将对这5部分分别进行说明。 　　（1）复位电路。 　　上电时，对复位电路中的电容充电，也是对PIC单片机进行上电复位的过程，在这一过程中，还可以手工直接按动上电复位中的按键，对其进行复位。 　　（2）时钟电路。 　　时钟晶振可以采用主频为0～20MHz的晶振，接法如图2所示。 　　图2  复位电路和时钟电路 　　（3）独立式键盘输入。 　　通过PlC16F877的端口D直接输入，在实际电路实现时，

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：184320
    • 提供者：weixin_38665411

  1. 嵌入式系统/ARM技术中的汇编延时程序算法详解

  2. 摘要 计算机反复执行一段程序以达到延时的目的称为软件延时，单片机应用程序中经常需要短时间延时，有时要求很高的精度，网上或书中虽然有现成的公式可以套用，但在部分算法讲解中发现有错误之处，而且延时的具体算法讲得并不清楚，相当一部分人对此仍很模糊，授人鱼,不如授之以渔，本文将以12MHZ晶振为例，详细讲解MCS-51单片机中汇编程序延时的精确算法。 　　关键词  51单片机  汇编   延时算法 　　指令周期、机器周期与时钟周期　　指令周期：CPU执行一条指令所需要的时间称为指令周期，它是以机器周

  3. 所属分类：其它

    • 发布日期：2020-11-24
    • 文件大小：60416
    • 提供者：weixin_38700320

  1. 单片机与DSP中的高速DSP与SDRAM之间信号传输延时的分析及应用

  2. 北京航空航天大学计算机学院数字媒体实验室(100083) 葛宝珊 裴艳薇 王希常 当今电子技术的发展日新月异，尤其是深亚微米工艺在ＩＣ设计中的应用，使得芯片的集成规模愈来愈大，速度愈来愈高，从而使得如何处理高速信号问题成为设计的关键因素之一。随着电子系统中逻辑和系统时钟频率的迅速提高和信号边沿不断变陡，印刷电路板(ＰＣＢ)的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计线迹互连和板层的影响可以不考虑；当频率超过５０ＭＨｚ时，互连关系和板层特性的影响不容忽视，必须对传输线

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：84992
    • 提供者：weixin_38720402

  1. EDA/PLD中的基于FPGA的可编程定时器/计数器8253的设计与实现

  2. 摘 要：本文介绍了可编程定时器/计数器8253的基本功能，以及一种用VHDL语言设计可编程定时器/计数器8253的方法，详述了其原理和设计思想，并利用Altera公司的FPGA器件ACEX 1K予以实现。关键词：FPGA；IP；VHDL 引言在工程上及控制系统中，常常要求有一些实时时钟，以实现定时或延时控制，如定时中断，定时检测，定时扫描等，还要求有计数器能对外部事件计数。要实现定时或延时控制，有三种主要方法：软件定时、不可编程的硬件定时、可编程的硬件定时器。其中可编程定时器电路的定时值及

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：90112
    • 提供者：weixin_38499732

  1. 单片机与DSP中的高速DSP与SDRAM之间信号传输延时的分析

  2. 当今电子技术的发展日新月异，尤其是深亚微米工艺在ＩＣ设计中的应用，使得芯片的集成规模愈来愈大，速度愈来愈高，从而使得如何处理高速信号问题成为设计的关键因素之一。随着电子系统中逻辑和系统时钟频率的迅速提高和信号边沿不断变陡，印刷电路板(ＰＣＢ)的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计线迹互连和板层的影响可以不考虑；当频率超过５０ＭＨｚ时，互连关系和板层特性的影响不容忽视，必须对传输线效应加以考虑，在评定系统性能时也必须考虑印刷电路板板材的电参数。因此，高速系统的设计必须面

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：134144
    • 提供者：weixin_38737521

  1. 嵌入式系统/ARM技术中的基于VXI总线时钟源模块的研究与设计

  2. 在高速数字电路系统的设计中，时钟占有非常重要的地位，系统时钟性能的好坏，直接影响到整个电路系统的性能。在研制ＶＸＩ总线数字输入／输出模块的过程中，需要用到六路激励时钟信号和六路响应时钟信号，激励时钟信号和响应时钟信号存在延时关系。对于不同的测试电路，激励时钟信号和响应时钟信号的延时时间长度可编程调节。该时钟源输出时钟频率范围为４０ＭＨｚ～１Ｈｚ；频率的准确度为０．０１％；时钟频率稳定度为１×１０－５；时钟带负载能力不小于８块数字输入／输出模块；输出信号电平为ＥＣＬ电平，同时兼具ＴＴＬ／ＣＭＯＳ电

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：91136
    • 提供者：weixin_38550812

  1. 单片机与DSP中的PIC单片机16F84的内部硬件资料（四）

  2. 定时器/计数器TMRO　　PIC单片机16F84中有一个定时器，此定时器也可用于计数，因此称为定时器/计数器，符号为TMRO。TMRO可用于定时控制、延时、对外部事件计数和检测等场合。TMRO是一个8位增量(加1)计数器。它在数据存贮器中的地址为01。定时器所用的时钟源可以是内部系统时钟(OSC/4，即四倍振荡周期)，也可以是外部时钟。若TMRO对内部系统时钟的标准脉冲系列进行计数时，就成为定时器；对外部脉冲进行计数时TMRO就成为计数器。　　不管是定时还是计数方式，TMRO在对内部时钟或对外部

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：53248
    • 提供者：weixin_38597300

  1. 两种高频CMOS压控振荡器的设计与研究

  2. 锁相环在通讯技术中具有重要的地位，在调制、解调、时钟恢复、频率合成中都扮演着不可替代的角色。可控振荡器是锁相环的部分。近，鉴于对集成电路低功耗和高集成度的追求，越来越多的研究人员投人到基于CMOS工艺的压控振荡器的设计。环形压控振荡器因为具有宽的调谐范围和小的芯片面积，在电路的精心设计下也可以具有不错的相位噪声性能，从而在数字通信系统中得到广泛的应用。而随着CMOS工艺特征尺寸的不断减小，根据CMOS工艺按比例缩小理论，电源电压也要同比例降低。与采用1．8 V电源电压的0．18 μm CMOS工

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：323584
    • 提供者：weixin_38656676

  1. FPGA芯片在高速数据采集缓存系统中的应用

  2. 引言 　　在高速数据采集方面，FPGA有单片机和DSP无法比拟的优势。FPGA的时钟频率高，内部时延小，全部控制逻辑都可由硬件完成，而且速度快，组成形式灵活，并可以集成外围控制、译码和接口电路。更主要的是，FPGA可以采用IP内核技术，以通过继承、共享或购买所需的知识产权内核提高其开发进度。而利用EDA工具进行设计、综合和验证，则可加速设计过程，降低开发风险，缩短了开发周期，效率高而且更能适应市场。本数据采集系统就是基于FPGA技术设计的多路模拟量、数字量采集与处理系统。FPGA的IO端口多，

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：280576
    • 提供者：weixin_38555304
« 12 3 4 5 6 7 8 9 10 »