注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. sql server中增加约束的语句、各种语句

  2. ---添加主键约束 alter table 表名 add constraint 约束名 primary key (主键) ---添加唯一约束 alter table 表名 add constraint 约束名 unique (字段) …… 在查询分析器中执行 1.sp_attach_db 将之前所删除的会计部门数据库加载只sql server 中 EXEC sp_attach_db @dbname='会计部门',@filename1='c:\mssql\data\会计部门.mdf' go 2.

  3. 所属分类：其它

    • 发布日期：2009-06-13
    • 文件大小：4096
    • 提供者：dahaiwnx

  1. allegro约束设置

  2. Allegro 16.0 以后版本的约束规则设置较之前有很大改变，对于用惯了 15.x 的人来说，很多不习惯新的约束管理器约束，大家有兴趣的可以下载！！

  3. 所属分类：专业指导

    • 发布日期：2009-09-09
    • 文件大小：967680
    • 提供者：skyhuo

  1. Allegro约束规则设置步骤.pdf

  2. Allegro约束规则设计,pcb设计规则设计.

  3. 所属分类：专业指导

    • 发布日期：2009-11-06
    • 文件大小：239616
    • 提供者：fengyechenjun

  1. Allegro中的约束规则设置V1.2.pdf

  2. 一： Physical （ Line/vias ） rule 物理特性（线宽和过孔）约束设置： . . . . . . . . . . . . . 4 1 ） “ Set values ” 设置约束特征值 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 2 ） “ At

  3. 所属分类：其它

    • 发布日期：2010-01-13
    • 文件大小：752640
    • 提供者：wjq5588

  1. 区间约束Powell方法寻优代码

  2. powell方法是计算最值的有效方法，一般情况下是无约束的，目前Powell已发展了一种称为BOBYQA的带区间约束算法。 压缩文件里面optimization.h是无约束powell寻优的一个类，以前在baidu上找到的。powell.h和powell.cpp是带区间约束的powell算法BOBYQA的C++包装,由于BOBYQA算法只能计算二维以上，一维算法是俺自己写的。调用时，一维算法采用ExecuteBrent，二维以上采用BoundedPowell。 BOBYQA目录下是powell

  3. 所属分类：其它

    • 发布日期：2010-03-05
    • 文件大小：147456
    • 提供者：baita96

  1. cadebce 16.3 PCB Editor中如何对某些线进行约束设置

  2. 这是我自己总结的一点关于CADENCE16.3的经验，希望对你有用！

  3. 所属分类：其它

    • 发布日期：2011-05-06
    • 文件大小：20480
    • 提供者：snipercse

  1. allegro 16.3 约束设置

  2. allegro 16.3 约束设置，详细的描述了约束管理器里的各种设置。

  3. 所属分类：其它

    • 发布日期：2012-03-28
    • 文件大小：1048576
    • 提供者：yangtse427

  1. DC(design complier)时序约束设置

  2. 牛人关于 DC时序的概念讲解和约束设置，适合新手进阶用，个人觉得不错

  3. 所属分类：硬件开发

    • 发布日期：2012-09-24
    • 文件大小：2097152
    • 提供者：c826915496

  1. ISE管脚约束设置参数详解

  2. ISE管脚约束设置参数详解,介绍了Xilinx ISE开发工具下约束文件种类。设置等信息，师初学者必学基础。

  3. 所属分类：硬件开发

    • 发布日期：2012-12-16
    • 文件大小：421888
    • 提供者：yoreyong

  1. Allegro 16.3之约束设置

  2. 很详细的Allegro约束规则设置，有图有文字，一看就会明白！

  3. 所属分类：专业指导

    • 发布日期：2013-01-16
    • 文件大小：1048576
    • 提供者：zhao_cheng27

  1. Allegro中的约束规则设置

  2. 目录 一：Physical（Line/vias）rule 物理特性（线宽和过孔）约束设置：............. 4 1）“Set values”设置约束特征值....................................................................5 2）“Attach property”绑定约束..................................................................... 6 3）

  3. 所属分类：医疗

    • 发布日期：2013-04-01
    • 文件大小：752640
    • 提供者：billzhou06

  1. ddr布局布线约束设置

  2. ddr布局布线约束设置，利用cadence约束设置规则对DDR设计进行约束

  3. 所属分类：硬件开发

    • 发布日期：2013-07-21
    • 文件大小：1048576
    • 提供者：u011467632

  1. allegro16.3约束设置

  2. allegro16.3约束设置 关于allergo16.3布局布线时 注意的事宜有相关的描述！

  3. 所属分类：硬件开发

    • 发布日期：2013-11-29
    • 文件大小：1048576
    • 提供者：u012996359

  1. Allegro约束设置

  2. Allegro约束设置教程

  3. 所属分类：专业指导

    • 发布日期：2017-04-14
    • 文件大小：967680
    • 提供者：qq_33379538

  1. Allegro约束设置详解

  2. 以Allegro16.6为平台，详细说明常用约束设置，图文讲解，清晰明了

  3. 所属分类：制造

    • 发布日期：2018-09-17
    • 文件大小：12582912
    • 提供者：w32korgoworm

  1. 约束设置与逻辑综合在SoC设计中的应用

  2. 介绍了约束设置与逻辑综合在SoC设计中的应用，并以一款SoC芯片ZSU32的设计为例，详细讨论了系统芯片的约束设置与逻辑综合策略。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：313344
    • 提供者：weixin_38570459

  1. EDA/PLD中的约束编辑器一

  2. 约束编辑器（Constraint Editor）是ISE中做约束设置的辅助工具，其图形化操作界面极大地方便了约束设置的过程，即使是对UCF不很熟悉的初学者也可以轻松地在相应的界面中完成约束设置。在约束编辑器中可以执行如下操作。  　　（1）设定全局时序约束。　　（2）通过I/O端口或I/O端口的组来设定时序约束。            　　（3）生成分组和时序路径中参考点，用其来设定时序约束。　　（4）用分组和时序路径中参考点进—步改善时序约束。　　（5）设定其他约束。  　　用户在约束编辑器所

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：295936
    • 提供者：weixin_38558246

  1. 数据库列约束

  2. ##你还看不懂数据库列约束吗？ 数据库列约束 1.主键约束–primary key 声明了主键约束的列上不允许插入重复的值（一个表中只能有一个主键约束） 一般将主键约束设置给编号，特点：主键约束会自动由小到大自动排序 #语法 CREATE TABLE 表名(lid INT PRIMARY KEY, ...) #lid 表示列名称 2.唯一约束– unique 声明了唯一约束的列上不允许插入重复的值 //语法 CREATE TABLE 表名(lid INT UNIQUE,) 3.非空约束 声明

  3. 所属分类：其它

    • 发布日期：2020-12-14
    • 文件大小：53248
    • 提供者：weixin_38708841

  1. VIVADO中关于管脚约束错误的一种解决方法

  2. 在vivado中，有的IP核已经包含了模块的引脚配置，这样在约束文件中就不用写相应的约束设置。然而在生成位码流的时候就可能会出现如下的错误提示： [DRC UCIO-1] Unconstrained Logical Port: 16 out of 22 logical ports have no user assigned specific location constraint (LOC). This may cause I/O contention or incompatibility wi

  3. 所属分类：其它

    • 发布日期：2021-01-06
    • 文件大小：202752
    • 提供者：weixin_38592420

  1. 约束编辑器一

  2. 约束编辑器（Constraint Editor）是ISE中做约束设置的辅助工具，其图形化操作界面极大地方便了约束设置的过程，即使是对UCF不很熟悉的初学者也可以轻松地在相应的界面中完成约束设置。在约束编辑器中可以执行如下操作。  　　（1）设定全局时序约束。　　（2）通过I/O端口或I/O端口的组来设定时序约束。            　　（3）生成分组和时序路径中参考点，用其来设定时序约束。　　（4）用分组和时序路径中参考点进—步改善时序约束。　　（5）设定其他约束。  　　用户在约束编辑器所

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：494592
    • 提供者：weixin_38719564
« 12 3 4 5 6 7 8 9 10 ... 50 »