注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 存贮层次模拟器.rar

  2. 1．Cache—主存：映像方式要实现全相联、直接映象、组相联方式三种方式，并选择每一种映像方式下输出结果；替换算法一般使用LRU算法。 2．要求主存容量、Cache大小、块大小以及组数等可以输入修改。 3．求出命中率；显示替换的全过程；任选一种高级语言来做。 4．要有简洁、易于操作的界面。

  3. 所属分类：其它

    • 发布日期：2009-05-11
    • 文件大小：1048576
    • 提供者：hgbnjuyok

  1. 存贮层次模拟器1 Cache—主存两层存贮层

  2. 1．Cache—主存：映像方式要实现全相联、直接映象、组相联方式三种方式，并选择每一种映像方式下输出结果；替换算法一般使用LRU算法。 2．要求主存容量、Cache大小、块大小以及组数等可以输入修改。 3．求出命中率；显示替换的全过程；任选一种高级语言来做。 4．要有简洁、易于操作的界面

  3. 所属分类：其它

    • 发布日期：2009-12-29
    • 文件大小：56320
    • 提供者：urconqueror

  1. 存贮层次模拟器1VS存贮层次模拟器2

  2. 1．Cache—主存：映像方式要实现全相联、直接映象、组相联方式三种方式，并选择每一种映像方式下输出结果；替换算法一般使用LRU算法。要求主存容量、Cache大小、块大小以及组数等可以输入修改。 2.主存—辅存：映像方式采用组相联，替换算法分别选择FIFO、LRU两种算法实现。

  3. 所属分类：其它

    • 发布日期：2009-12-29
    • 文件大小：35840
    • 提供者：urconqueror

  1. 计算机系统结构课后习题答案

  2. 5.1 解释下列术语 多级存储层次：由若干个采用不同实现技术的存储器构成的存储器系统，各存储器处在离CPU不同距离的层次上。使得靠近CPU的存储器速度较快，容量较小。整个存储系统的速度接近与离CPU最近的存储器的速度，而容量和每位价格接近于最低层次的容量和价格。 全相联映像：指主存中的任一块可以被放置到Cache中的任意一个位置。 直接映像：指主存中的每一块只能被放置到Cache中唯一的一个位置。 组相联映像：指主存中的每一块可以被放置到Cache中固定的一个组中的任意位置。 替换算法：由于主

  3. 所属分类：其它

    • 发布日期：2010-05-24
    • 文件大小：1048576
    • 提供者：xhh0315

  1. 存贮层次模拟器cache

  2. 1．Cache—主存：映像方式要实现全相联、直接映象、组相联方式三种方式，并选择每一种映像方式下输出结果；替换算法一般使用LRU算法。 3．要求主存容量、Cache大小、块大小以及组数等可以输入修改。 4．求出命中率；显示替换的全过程；

  3. 所属分类：其它

    • 发布日期：2010-05-26
    • 文件大小：1030144
    • 提供者：yunruiyuanjian

  1. 存贮层次模拟器FIFO、LRU等替换算法

  2. 1．主存—辅存：映像方式采用组相联，替换算法分别选择FIFO、LRU两种算法实现。 2．要求主存容量、页大小以及组数等可以输入修改。 3．求出命中率；显示替换的全过程； 4.c c++语言实现

  3. 所属分类：其它

    • 发布日期：2010-05-26
    • 文件大小：1030144
    • 提供者：yunruiyuanjian

  1. 网络工程师软考常用计算公式

  2. 　　 　　计算总线数据传输速率 　　 　　总线数据传输速率=时钟频率(Mhz)/每个总线包含的时钟周期数*每个总线周期传送的字节数(b) 　　 　　计算系统速度 　　 　　每秒指令数=时钟频率/每个总线包含时钟周期数/指令平均占用总线周期数 　　平均总线周期数=所有指令类别相加(平均总线周期数*使用频度) 　　控制程序所包含的总线周期数=(指令数*总线周期数/指令) 　　指令数=指令条数*使用频度/总指令使用频度 　　每秒总线周期数=主频/时钟周期 　　FSB带宽=FSB频率*FSB位宽/8

  3. 所属分类：网络基础

    • 发布日期：2010-09-09
    • 文件大小：33792
    • 提供者：tannyyu

  1. 编程卓越之道:卷一/二

  2. 目录回到顶部↑1 编写卓越代码须知. 1.1 编程卓越之道系列 1 1.2 本卷内容 3 1.3 本卷所做的假设 5 1.4 卓越代码的各项特征 6 1.5 本卷涉及的环境 7 1.6 获取更多信息 8 2 数值表示 2.1 什么是数 10 2.2 计数系统（Numbering System） 11 2.2.1 十进制位值计数系统 11 2.2.2 进制（基数） 12 2.2.3 二进制计数系统 13 2.2.4 十六进制计数系统 15 2.2.5 八进制（基数为8）计数系统 18 2.3 数

  3. 所属分类：硬件开发

    • 发布日期：2010-10-10
    • 文件大小：39845888
    • 提供者：xqq524148626

  1. 计算机系统结构中的存储体系

  2. 本PPT主要讲述：段页式和页式虚拟存贮器的原理；页式虚拟存贮器的地址映像；LRU/FIFO/OPT替换算法进行页 面替换的过程模拟；LRU算法对页地址流的堆栈 处理模拟及性能分析；Cache存贮器的直接和组 相联地址映像；LRU替换算法的硬件实现及替换 过程模拟；Cache存贮器的性能分析等。

  3. 所属分类：其它

    • 发布日期：2010-10-24
    • 文件大小：971776
    • 提供者：sarahlj1987

  1. 龙芯 2G 处理器数据手 册

  2. 片内集成一个 64 位的四发射超标量 GS464 高性能处理器核; 处理器核流水线采用四发射动态超标量,9-10 级的超流水线结构,支持寄 存器重命名、动态调度、分支预测和其他的乱序执行技术; 处理器核包括 2 个全流水的 64 位双精度浮点乘加部件; 处理器核包含 64KB 数据 Cache 和 64KB 的指令 Cache; 兼容 IEEE754 标准的浮点单元,支持全流水的浮点加减、乘法、乘加等运 算,支持硬件除法和开平方根运算,浮点单元还支持龙芯多媒体指令; 64 项 JTLB(Joi

  3. 所属分类：专业指导

    • 发布日期：2011-01-20
    • 文件大小：796672
    • 提供者：mxcai2005

  1. 存贮层次模拟器 操作系统

  2. 1．Cache—主存：映像方式要实现全相联、直接映象、组相联方式三种方式，并选择每一种映像方式下输出结果；替换算法一般使用LRU算法。 3．要求主存容量、Cache大小、块大小以及组数等可以输入修改。 4．求出命中率；显示替换的全过程；任选一种高级语言来做。 5．要有简洁、易于操作的界面。

  3. 所属分类：Windows Server

    • 发布日期：2011-06-09
    • 文件大小：110592
    • 提供者：rui_tao

  1. 计算机组成试卷

  2. 1．DMA的数据块传送可分为 、 和 阶段。 2．设 n = 16 （不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最多需 ns,补码Booth算法最多需 ns。 3．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+ 1→ pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为 。若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为

  3. 所属分类：其它

    • 发布日期：2011-12-31
    • 文件大小：89088
    • 提供者：bubulv

  1. S3C2440全套中文手册.pdf

  2. 引言 此用户手册描述的是三星公司的 16/32 位精简指令集（RISC）微处理器 S3C2440A 。三星公司的 S3C2440A 为手持设备和普通应用提供了低功耗和高性能的小型芯片微控制器的解决方案。为了降低整体系统成本，S3C2440A 还提供了以下丰富的内部设备。 S3C2440A 基于 ARM920 T 核心，0.13 µm 的CMOS 标准宏单元和存储器单元。低功耗，简单，精致，且全静 态设计特别适合于对成本和功率敏感型的应用。它采用了新的总线架构如先进微控制总线构架（AMBA ）。

  3. 所属分类：嵌入式

    • 发布日期：2012-10-20
    • 文件大小：11534336
    • 提供者：tstkey

  1. cache的结构和工作原理

  2. 以图和文字，详细介绍了cache的结构和工作原理，详细讲解了组相联，全相联，直接相联三种地址映射转换方式

  3. 所属分类：软考等考

    • 发布日期：2013-11-03
    • 文件大小：87040
    • 提供者：talentvictor

  1. 组成原理课后答案

  2. 组成原理课后答案第三章 3． 用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 　　　　　　N=（64K/16K）×（32位/8位）=16（片） 　　　　 每4片组成16K×32位的存储区，有A13-A0作为片内地

  3. 所属分类：专业指导

    • 发布日期：2013-12-15
    • 文件大小：30720
    • 提供者：u013165815

  1. Cache模拟器

  2. 　　程序使用C/C++混合编程，基本实现的Cache的模拟功能（通过读取trace文件得到相应的命中率），能够实现直接映射、全相联、组相联三种映射方式，其中全相联和组相联能够实现随机、LRU两种替换策略。目前三种映射方式均采用回写法，但已经定义了其它写策略的接口，可以很容易扩充。程序具有比较强的鲁棒性，能够接受一定范围的错误输入，并能够比较智能的提示用户输入。

  3. 所属分类：C/C++

    • 发布日期：2014-05-26
    • 文件大小：3145728
    • 提供者：jiangxinnju

  1. 系统结构第四次作业

  2. 写出三级 cache 的平均访问时间的公式。给定以下的假设，试计算直接映像 Cache 和两路组相联 Cache 的平均访问时间以及 CPU 的性能。由计算结果能得出什么结论？

  3. 所属分类：讲义

    • 发布日期：2014-06-30
    • 文件大小：165888
    • 提供者：u010274673

  1. 高速缓存仿真软件

  2. cache是一个模拟高速缓存的软件，有全相联跟组相联两种映像方式，以及先进先出，和最近最少使用两种算法

  3. 所属分类：其它

    • 发布日期：2014-11-30
    • 文件大小：33792
    • 提供者：sj1231

  1. cache与主存之间的全相联、直接映射和组相联映射的区别

  2. 详细介绍了cache缓存与主存之间的三种映射方式及其区别

  3. 所属分类：讲义

    • 发布日期：2017-12-13
    • 文件大小：279552
    • 提供者：ldw_hd

  1. 针对组相联缓存的无效缓存路访问混合过滤机制研究

  2. 针对组相联缓存的无效缓存路访问混合过滤机制研究

  3. 所属分类：其它

    • 发布日期：2021-02-23
    • 文件大小：2097152
    • 提供者：weixin_38521169
« 12 3 »