您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 公司的缓存设计,JAVA的,可以接受100万并发

  2. 公司用的缓存设计(源代码包括测试) 基于JAVA的 可以接受10万并发
  3. 所属分类:Java

    • 发布日期:2009-12-10
    • 文件大小:36864
    • 提供者:yjdzh
  1. Discuz!NT 缓存设计简析

  2. Discuz!NT 缓存设计简析Discuz!NT 缓存设计简析
  3. 所属分类:其它

    • 发布日期:2010-08-19
    • 文件大小:105472
    • 提供者:lsqcfan
  1. java缓存设计

  2. java缓存设计
  3. 所属分类:Java

    • 发布日期:2012-03-26
    • 文件大小:238592
    • 提供者:zhangbing_4
  1. java缓存设计代码

  2. java缓存设计代码
  3. 所属分类:Java

    • 发布日期:2012-11-18
    • 文件大小:9216
    • 提供者:wangjicongqian
  1. 02Kintex修炼秘籍-MIG DDR应用3缓存设计.pdf

  2. 节介绍 7 系列 FPGA 存储器接口解决方案核心架构,概述了核心模块和接口。图 4-1-1 所示的用户 FPGA 逻辑模块是需要连接到外部 DDR2 或 DDR3 SDRAM 的任何 FPGA 设计。 用户 FPGA 逻辑通过用户界面连接到内存控制器。IPCORE 提供了一个用户 FPGA 逻辑示例。
  3. 所属分类:嵌入式

    • 发布日期:2020-04-13
    • 文件大小:5242880
    • 提供者:qq_43194050
  1. FC-AL系统中FPGA的弹性缓存设计

  2. 本文介绍了FC-AL系统中FPGA的弹性缓存设计
  3. 所属分类:其它

    • 发布日期:2020-07-25
    • 文件大小:74752
    • 提供者:weixin_38728347
  1. 一种UWB的MAC缓存设计

  2. 实现了一个脉冲超宽带、高速、短距离无线通信组网工程的MAC缓存设计,使用片外SDRAM与MAC芯片电路中优先级最高的FIFO进行数据交互,并在SMIC 0.18 μm CMOS工艺下进行了流片。测试结果证明其在125 MHz下能正常工作。
  3. 所属分类:其它

    • 发布日期:2020-08-31
    • 文件大小:301056
    • 提供者:weixin_38592332
  1. CCN中基于内容流行度和节点重要度的缓存设计

  2. 随着网络流量的急剧增长,现有的IP体系架构难以满足用户不断增长的需求。CCN成为未来网络研究的热点,其最大的特点是网络节点的处处缓存,所以为CCN设计一种高效的缓存机制显得尤为重要。针对CCN中现有的缓存机制存在一些问题,提出了一种基于内容收益的内容流行度和节点重要度PBCS的缓存方案。在请求次数满足收益标准的前提下,进行内容流行度与节点重要度的匹配,得到符合要求的缓存节点。仿真结果表明,该方案提高了内容的节点命中率,缩短了获取内容的平均跳数。
  3. 所属分类:其它

    • 发布日期:2020-10-16
    • 文件大小:567296
    • 提供者:weixin_38709312
  1. 基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计

  2. 为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(MIG)实现FPGA与DDR2的存储器接口,并结合片上FIFO和相应的控制模块完成FIFO的基本框架结构。详细介绍了各个组成模块的功能和原理,并设计了专门的测试模块。
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:249856
    • 提供者:weixin_38750761
  1. FC-AL系统中FPGA的弹性缓存设计

  2. 一个简化的异步数据通信系统如图1所示。接收机端从接收到的来自串行链路的比特流中提取时钟信号Clk1,作为其工作时钟源;而发送机端采用本地晶振和锁相环产生的时钟Clk2,作为其工作时钟源。接收机在时钟Clk1的上升沿把数据写入弹性缓存,发送机在时钟Clk2的上升沿从弹性缓存中读出数据,从而实现数据的同步。
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:193536
    • 提供者:weixin_38666232
  1. 一种UWB的MAC缓存设计

  2. 实现了一个脉冲超宽带、高速、短距离无线通信组网工程的MAC缓存设计,使用片外SDRAM与MAC芯片电路中优先级最高的FIFO进行数据交互,并在SMIC 0.18 μm CMOS工艺下进行了流片。测试结果证明其在125 MHz下能正常工作。
  3. 所属分类:其它

    • 发布日期:2020-10-17
    • 文件大小:310272
    • 提供者:weixin_38722164
  1. .NET 缓存设计的使用说明

  2. 缓存是提高应用程序性能的最好方法之一。运用缓存可以优化数据查询,避免不必要的网络数据回传,和避免执行不必要的完全相同的数据处理逻辑。
  3. 所属分类:其它

    • 发布日期:2020-10-27
    • 文件大小:57344
    • 提供者:weixin_38654382
  1. EDA/PLD中的FC-AL系统中FPGA的弹性缓存设计

  2. 引  言   一个简化的异步数据通信系统如图1所示。接收机端从接收到的来自串行链路的比特流中提取时钟信号Clk1,作为其工作时钟源;而发送机端采用本地晶振和锁相环产生的时钟Clk2,作为其工作时钟源。接收机在时钟Clk1的上升沿把数据写入弹性缓存,发送机在时钟Clk2的上升沿从弹性缓存中读出数据,从而实现数据的同步。   虽然光纤通道仲裁环中的所有通信设备必须工作在同一频率,但图1中两个不同源的时钟信号Clk1和Clk2除了在相位上可能存在差异外,由于制造工艺的因素,晶振产生时钟时其频率也是
  3. 所属分类:其它

    • 发布日期:2020-11-08
    • 文件大小:186368
    • 提供者:weixin_38700320
  1. EDA/PLD中的一种基于FPGA实现的高速缓存设计

  2. 摘 要:为了解决嵌入式实时数据采集系统中,高速采集数据量大,而处理器的处理速度有限的矛盾,保证数据不丢失并提高处理器的数据吞吐率,文中提出一种基于FPGA(现场可编程门阵列) 实现的最优FIFO(先入先出存储器) 结构设计,它可以成倍提高数据流通速率,增加嵌入式系统的实时性。   关键词:高速数据采集系统;数字信号处理器;异步先入先出存储器;现场可编程门阵列         引 言   随着雷达、通信和图像处理中数字处理技术的飞速发展,现代化生产和科学研究对数据采集系统的要求更加严格。在嵌入式条
  3. 所属分类:其它

    • 发布日期:2020-12-07
    • 文件大小:106496
    • 提供者:weixin_38651786
  1. 通用的报表缓存设计(Spring AOP + Redis)

  2. 通用的报表缓存设计项目背景现状态方案代码实现Redis配置注解AOP缓存(关键)业务调用(部分)测试结果:第一次第二次测试结果总结 项目背景 1:用户群体大, 2:业务计算量大,计算逻辑复杂。 现状态 1:主面页面,嵌套多个报表,部分报表加载时间长。 2:项目已经临近开发完成,准备移交测试。 3:如果压力测试必然会死得很难看。 方案 针对目前的情况,我准备了一个优化方案 1:使用Redis把复用性高的结果缓存起来。 2:使用 注解+AOP的技术,达到代码修改最小化。 我用思维导致整理了整个设计的
  3. 所属分类:其它

    • 发布日期:2020-12-21
    • 文件大小:158720
    • 提供者:weixin_38628211
  1. .NET 缓存设计的使用说明

  2. 关于缓存的设计1、什么情况下用缓存 缓存是提高应用程序性能的最好方法之一。运用缓存可以优化数据查询,避免不必要的网络数据回传,和避免执行不必要的完全相同的数据处理逻辑。在实现缓存的时候我们要确定什么时候装入缓存数据。用异步装入缓存或用批处理方式来避免出现客户端数据延迟。一般来说在一定时间内请求了相同的业务逻辑而没有变更的话,可以采用缓存来设计。数据请求频繁的的请求不适合采用缓存,如论坛的回复,但是论坛的主题是可以采用缓存设计的。 2、缓存设计的步骤确定缓存数据结构:即设计中哪些数据用到了缓存,设
  3. 所属分类:其它

    • 发布日期:2021-01-01
    • 文件大小:56320
    • 提供者:weixin_38719635
  1. 仓库规模计算机中的异构节能缓存设计

  2. 仓库规模计算机中的异构节能缓存设计
  3. 所属分类:其它

    • 发布日期:2021-03-10
    • 文件大小:86016
    • 提供者:weixin_38693084
  1. 基于SSD的搜索引擎体系结构的缓存设计:一项实验研究

  2. 基于SSD的搜索引擎体系结构的缓存设计:一项实验研究
  3. 所属分类:其它

    • 发布日期:2021-03-06
    • 文件大小:973824
    • 提供者:weixin_38674512
  1. 巧妙设计多级缓存,为数据库减负

  2. 自古兵家多谋,《谋攻篇》,“故上兵伐谋,其次伐交,其次伐兵,其下攻城。攻城之法,为不得已”,可见攻城之计有很多种,而爬墙攻城是最不明智的做法,军队疲惫受损、钱粮损耗、百姓遭殃。故而我们有很多迂回之策,谋略、外交、军事手段等等,每一种都比攻城的代价小,更轻量级,缓存设计亦是如此。其实高并发应对的解决方案不是互联网独创的,计算机先祖们很早就对类似的场景做了方案。比如《计算机组成原理》这样提到的CPU缓存概念:它是一种高速缓存,容量比内存小但是速度却快很多,这种缓存的出现主要是为了解决CPU运算速度远
  3. 所属分类:其它

    • 发布日期:2021-02-25
    • 文件大小:251904
    • 提供者:weixin_38504417
  1. 一种基于FPGA实现的高速缓存设计

  2. 摘 要:为了解决嵌入式实时数据采集系统中,高速采集数据量大,而处理器的处理速度有限的矛盾,保证数据不丢失并提高处理器的数据吞吐率,文中提出一种基于FPGA(现场可编程门阵列) 实现的FIFO(先入先出存储器) 结构设计,它可以成倍提高数据流通速率,增加嵌入式系统的实时性。   关键词:高速数据采集系统;数字信号处理器;异步先入先出存储器;现场可编程门阵列         引 言   随着雷达、通信和图像处理中数字处理技术的飞速发展,现代化生产和科学研究对数据采集系统的要求更加严格。在嵌入式条件下
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:105472
    • 提供者:weixin_38614377
« 12 3 4 5 6 7 8 9 10 ... 50 »