注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于VHDL的编码器和译码器的设计

  2. 编码器与译码器是计算机电路中基本的器件，本课程设计采用EDA技术设计编码和译码器。编码器由八-三优先编码器作为实例代表，而译码器则包含三-八译码器和二-四译码器两个实例模块组成。课程设计采用硬件描述语言VHDL把电路按模块化方式进行设计，然后进行编程、时序仿真和分析等。课程设计结构简单，使用方便，具有一定的应用价值。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-10
    • 文件大小：586752
    • 提供者：qqatt070901

  1. 编码器和译码器的设计

  2. 组成原理 课程设计报告 编码器和译码器的设计

  3. 所属分类：专业指导

    • 发布日期：2009-06-19
    • 文件大小：470016
    • 提供者：yykable

  1. VHDL的编码器和译码器的设计.doc

  2. VHDL的编码器和译码器的设计.doc VHDL的编码器和译码器的设计.doc VHDL的编码器和译码器的设计.doc VHDL的编码器和译码器的设计.doc VHDL的编码器和译码器的设计.doc

  3. 所属分类：专业指导

    • 发布日期：2009-12-28
    • 文件大小：586752
    • 提供者：kingxiaokang

  1. DPCM译码器的设计与仿真——使用MATLAB设计

  2. 本设计使用MATLAB采用m文件，实现对DPCM译码器的设计与仿真。为了调试和验证DPCM译码器的性能，根据DPCM的原理，在本程序设计中，设计了单独的DPCM发送端来产生差分脉冲信号。DPCM的发送端由信号发生器、抽样器、量化编码器和预测器四个组件组成。预测器的预测算法是整个DPCM的核心部分，算法越合理，误差就越小，恢复出来的波形就越接近于原来的波形，性能也就越好。最后接收端将量化编码的差分信号逆量化，还原成为信号幅度值，再通过一系列与发送端相反的逆运算将波形还原到与原信号波形相似的波形，

  3. 所属分类：其它

    • 发布日期：2010-02-01
    • 文件大小：619520
    • 提供者：my1277867070

  1. 嵌入式Linux设备驱动程序

  2. 嵌入式Linux设备驱动程序开发 目录 第1章 嵌入式系统与驱动程序 1 本章目标 1 1.1 嵌入式系统概述 1 1.1.1 嵌入式系统的概念 1 1.1.2 嵌入式系统的特点 2 1.1.3 嵌入式系统的体系结构 2 1.2 嵌入式处理器介绍 4 1.2.1 嵌入式处理器分类 4 1.2.2 ARM概述 5 1.2.3 ARM系列芯片简介 5 1.3 嵌入式操作系统介绍 7 1.3.1 主流嵌入式操作系统 7 1.3.2 嵌入式系统的发展状况 8 1.3.3 嵌入式Linux介绍 8 1.

  3. 所属分类：硬件开发

    • 发布日期：2010-07-21
    • 文件大小：10485760
    • 提供者：wpj010250

  1. cpu模型机课程设计.zip

  2. 台模型计算机的设计 一、教学目的、任务与实验设备 1． 教学目的 （1）融会贯通本课程各章节的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，加深计算机工作中“时间—空间”概念的理解，从而清晰地建立计算机的整机概念。 （2）学习设计和调试计算机的基本步骤和方法，提高使用软件仿真工具和集成电路的基本技能。 （3）培养科学研究的独立工作能力，取得工程设计与组装调试的实践和经验。 2．设计与调试任务 （1）按给定的数据格式和指令系统，在所提供的器件范围内，设计一台微程序控

  3. 所属分类：嵌入式

    • 发布日期：2010-12-07
    • 文件大小：1048576
    • 提供者：for_you

  1. EDA编码器和译码器的设计

  2. 拥有完整的源文件，基于EDA译码器和编码器的设计

  3. 所属分类：硬件开发

    • 发布日期：2012-03-15
    • 文件大小：321536
    • 提供者：jialeheyeshu

  1. 第20章 曼彻斯特编码器与译码器设计.pdf

  2. 第20章 曼彻斯特编码器与译码器设计.pdf 曼彻斯特编码（Manchester Code），也叫做相位编码，是一个同步时钟编码技术，被物理层使用来编码一个同步位流的时钟和数据。曼彻斯特编码常用在以太网媒介系统中。

  3. 所属分类：嵌入式

    • 发布日期：2013-05-04
    • 文件大小：186368
    • 提供者：hanweiwallywang

  1. Proteus仿真—40个单片机初学程序.

  2. 1． 闪烁灯 1． 　实验任务 如图4.1.1所示：在P1.0端口上接一个发光二极管L1，使L1在不停地一亮一灭，一亮一灭的时间间隔为0.2秒。 2． 　电路原理图 图4.1.1 3． 　系统板上硬件连线 把“单片机系统”区域中的P1.0端口用导线连接到“八路发光二极管指示模块”区域中的L1端口上。 4． 　程序设计内容 （1）． 延时程序的设计方法 作为单片机的指令的执行的时间是很短，数量大微秒级，因此，我们要求的闪烁时间间隔为0.2秒，相对于微秒来说，相差太大，所以我们在执行某一指令时，插

  3. 所属分类：硬件开发

    • 发布日期：2009-04-13
    • 文件大小：5242880
    • 提供者：q123456qpf

  1. MIMO系统中的智能天线技术与空时码快速解码的研究.pdf

  2. MIMO系统中的智能天线技术与空时码快速解码的研究杭州屯f科技大学硕士学位论文 ABSTRACT With the development of communication technology and the growing demand for a variety of applications, communications networks are undergoing great change. It is can be expected that mobile communicati

  3. 所属分类：电信

    • 发布日期：2019-06-29
    • 文件大小：2097152
    • 提供者：qq_42079146

  1. 通信与网络中的基于FPGA的卷积码译码器的方案

  2. 卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。它克服了分组码由于以码块为单位编译码而使分组间的相关信息丢失的缺点。（2，1，8）卷积码在2G、3G通信系统中得到了广泛的运用。CDMA/IS-95系统的前向信道[3]、CDMA20001x的前反向链路都使用了生成多项式为（561，753）码率为1/2的（2，1，8）卷积码。针对目前卷积码译码器占用资源较多，最高工作频率较低的缺点，本文设计了一种新的基于FPGA的（2，1，8）卷积码译码器。该译码器工作频率高，输出时延小，占用资源少

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：123904
    • 提供者：weixin_38624519

  1. 一种线性分组码编译码器的设计和实现

  2. 在通信系统中，由于信道存在大量的噪声和干扰，使得经信道传输后的接收码与发送码之间存在差异，出现误码。在数字通信系统中常采用差错控制信道编码技术，以此来减少传输过程的误码，提高数字通信系统的传输质量。它的基本原理是：发送端的信道编码器在信息码元序列中按照一定的关系加入一些冗余码元（称为监督码元），使得原来相关性很小的信息码元产生某种相关性，从而在接收端利用这种相关性来检查并纠正信息码元在传输中引起的差错。冗余度的引入提高了传输的可靠性，但降低了传输效率。     VHDL语言是一种用于电路设计的

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：172032
    • 提供者：weixin_38691482

  1. 短帧Turbo译码器的FPGA实现

  2. Turbo码虽然具有优异的译码性能，但是由于其译码复杂度高，译码延时大等问题，严重制约了Turbo码在高速通信系统中的应用。因此，如何设计一个简单有效的译码器是目前Turbo码实用化研究的重点。本文主要介绍了短帧Turbo译码器的FPGA实现，并对相关参数和译码结构进行了描述。1几种译码算法比较Turbo码常见的几种译码算法中，MAP算法[1][3]具有最优的译码性能。但因其运算过程中有较多的乘法和指数运算，硬件实现很困难。简化的MAP译码算法是LOG-MAP算法和MAX-LOG-MAP算法，它

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：265216
    • 提供者：weixin_38616330

  1. EDA/PLD中的一种高效咬尾卷积码译码器的设计与仿真

  2. 摘要：介绍了咬尾卷积码的最优和次最优译码算法的实现细节。给出了采用新的蝶形图计算方法和环形内存来节省硬件资源的实现方法，最后给出了次最优算法在FPGA上的实现结果。 　　0 引言 　　自1955年Elias发明卷积码以来，卷积码作为一种高效的信道编码已被用在许多现代通信系统中。卷积码分为零比特卷积码(Zero Tail CC，简称ZTCC)和咬尾卷积码(Tail Biting CC，简称TBCC)两种。ZTCC是指在编码的时候，码字后面要另外加上K(K为约束长度)个0将编码寄存器的最后状态打

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：257024
    • 提供者：weixin_38619967

  1. EDA/PLD中的基于FPGA的卷积编译码器的设计与实现

  2. 摘要：为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2i中仿真验证，译码结果正确，得到编码前的原始码元，速度显着提高，译码器复杂程度明显降低。并在实际的软件无线电通信系统中信道编解码部分得到应用，性能优良。 　　卷积码是Elias在1955年最早提出的，稍后，Wozencraft在1957年提出了一种有效译码方法，即序列译码。Massey在19

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：215040
    • 提供者：weixin_38742124

  1. 通信与网络中的利用FPGA实现基于RU算法编码器(LDPC编码器)的设计

  2. 引言 　　低密度奇偶校验（Low Density Parity Check Code，LDPC）码是一类具有稀疏校验矩阵的线性分组码，不仅有逼近Shannon限的良好性能，而且译码复杂度较低, 结构灵活，是近年信道编码领域的研究热点，目前已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域。LDPC码已成为第四代通信系统(4G)强有力的竞争者，而基于LDPC码的编码方案已经被下一代卫星数字视频广播标准DVB-S2采纳。 编码器实现指标分析 　　作为前向纠错系统的重要部分，设计高速

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：212992
    • 提供者：weixin_38664532

  1. 基于FPGA的Turbo码译码器的设计

  2. 主要论述了一种基于FPGA的Turbo码译码器的设计。首先简单介绍了编码器和交织器的原理;然后介绍了基于Max-Log-MAP算法的译码器原理,对分量译码器做了详细论述,给出了各子模块原理和ModelSim仿真图形;最后给出了系统仿真的误码率图形。

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：384000
    • 提供者：weixin_38741195

  1. 显示译码器设计的步骤、技巧及分析

  2. 显示译码器是数字电子技术组合逻辑电路中一个很重要的器件，在数字电子技术应用中不可缺少，特别是在信息技术数字化的今天，其应用越来越广泛，但在组织开展科技创新和电子设计制作竞赛活动中，学生在设计制作抢答器、记分器、记时器等电子产品时，总是对如何准确设计出符合功能要求的显示译码器胸中无数，本文对此问题进行了分析与研究。 　　1 显示译码器的功能和种类 　　实现译码功能的逻辑电路就是译码器。译码是编码的逆过程，数字化系统中，任何信息或数据，无论是文字、数字，还是符号或图形，在监测、控制、传输时都要转

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：221184
    • 提供者：weixin_38621365

  1. 基于FPGA的卷积编译码器的设计与实现

  2. 摘要：为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2i中仿真验证，译码结果正确，得到编码前的原始码元，速度显着提高，译码器复杂程度明显降低。并在实际的软件无线电通信系统中信道编解码部分得到应用，性能优良。 　　卷积码是Elias在1955年早提出的，稍后，Wozencraft在1957年提出了一种有效译码方法，即序列译码。Massey在196

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：274432
    • 提供者：weixin_38665814

  1. 一种高效咬尾卷积码译码器的设计与仿真

  2. 摘要：介绍了咬尾卷积码的和次译码算法的实现细节。给出了采用新的蝶形图计算方法和环形内存来节省硬件资源的实现方法，给出了次算法在FPGA上的实现结果。 　　0 引言 　　自1955年Elias发明卷积码以来，卷积码作为一种高效的信道编码已被用在许多现代通信系统中。卷积码分为零比特卷积码(Zero Tail CC，简称ZTCC)和咬尾卷积码(Tail Biting CC，简称TBCC)两种。ZTCC是指在编码的时候，码字后面要另外加上K(K为约束长度)个0将编码寄存器的状态打出，而TBCC则是直

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：366592
    • 提供者：weixin_38611388
« 12 3 4 5 6 7 8 9 10 »