数据采集系统中基于FPGA消除尖峰脉冲干扰pdf,48
化工自动化及仪表
第36卷
WHEN C00]n= >daTA data dAtA datAdaTA NULL
号经过倍频、辨向、计数后的时序图。
END CASE
2μ4
3
5μs6
END IF
在该描述中可见,电路中还引人了一个时钟信
B
号来同步计数器的操作,此时钟信号除了驱动该计
数模块的比较和计数操作按一定的时间问隔执行
Ok
外,还起到了抗干扰的功能。采用了外部时钟来使
clk
count
计数操作同步,只有在同步时
西安理工大学（Xi’an University of Technology）是中央与陕西省共建高校，国家中西部高校基础能力建设工程实施院校，陕西省“国内一流大学建设高校”，陕西省省属高水平大学，新丝绸之路大学联盟成员，24所中国研究生院院长联席会扩大高校之一，全国首批博士、硕士、学士学位授予单位，教育部专业学位研究生教育、研究生课程建设综合改革试点单位，入选国家建设高水平大学公派研究生项目、国家“特色重点学科项目”、卓越工程师教育培养计划、新工科研究与实践项目 [1] 、中国人民解放军海军后备
