注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 西安电子科技大学VHDL 初学者课件

  2. 这是西电 负少峰老师的VHDL 课件 很基础 适合初学者入门学习！

  3. 所属分类：专业指导

    • 发布日期：2009-07-04
    • 文件大小：252928
    • 提供者：jintaodu

  1. VHDL入门状态机序列检测器

  2. VHDL 状态机 序列检测 包含了西安电子科技大学钟铧的VHDL 状态机科技，以及作业的程序

  3. 所属分类：硬件开发

    • 发布日期：2011-05-20
    • 文件大小：418816
    • 提供者：yaoguai100

  1. vhdl课件.zip

  2. 西安电子科技大学的选修课课件，对VHDL的编程基础讲的很好

  3. 所属分类：3G/移动开发

    • 发布日期：2011-12-10
    • 文件大小：4194304
    • 提供者：niyedetou

  1. VHDL硬件描述语言与数字逻辑电路设计

  2. 侯伯亭版数字电路设计VHDL语言经典教程，西安电子科技大学1999修订版

  3. 所属分类：硬件开发

    • 发布日期：2012-01-29
    • 文件大小：18874368
    • 提供者：yinyafei0

  1. VHDL系统设计与测试第一次作业（序列检测器）

  2. 西安电子科技大学VHDL系统设计与测试课程的第一次作业（序列检测器），希望大家参考学习共同进步

  3. 所属分类：嵌入式

    • 发布日期：2012-05-04
    • 文件大小：102400
    • 提供者：huicc789

  1. FPGA VHDL 8*8点阵程序

  2. 本人用VHDL编写的8*8点阵显示西安电子科技大学的程序

  3. 所属分类：硬件开发

    • 发布日期：2012-08-23
    • 文件大小：894976
    • 提供者：kisshine

  1. 数据采集系统中基于FPGA消除尖峰脉冲干扰.pdf

  2. 数据采集系统中基于FPGA消除尖峰脉冲干扰pdf,48 化工自动化及仪表 第36卷 WHEN C00]n= >daTA data dAtA datAdaTA NULL 号经过倍频、辨向、计数后的时序图。 END CASE 2μ4 3 5μs6 END IF 在该描述中可见,电路中还引人了一个时钟信 B 号来同步计数器的操作,此时钟信号除了驱动该计 数模块的比较和计数操作按一定的时间问隔执行 Ok 外,还起到了抗干扰的功能。采用了外部时钟来使 clk count 计数操作同步,只有在同步时

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：271360
    • 提供者：weixin_38744207

  1. 西电EDA作业电子琴文件.zip

  2. 西安电子科技大学EDA实验课程大作业，电子琴代码 本课程设计主要是基于VHDL文本输入法设计乐曲演奏电路，该系统基于计算机中时钟分频器的原理，采用自顶向下的设计方法来实现，通过按键输入来控制音响或者自动演奏已存入的歌曲。系统由乐曲自动演奏模块、音调发生模块和数控分频模块三个部分组成。系统实现是用硬件描述语言VHDL按模块化方式进行设计，然后进行编程、时序仿真、电路功能验证，奏出美妙的乐曲（当然由于条件限制，暂不进行功能验证，只进行编程和时序仿真）。该设计最重要的一点就是通过按键控制不同的音调发生

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：9437184
    • 提供者：weixin_40598553