注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 高速PCB设计中的时序分析及仿真策略解析

  2. 本文将专门讨论高速设计中的时序分析及其仿真策略。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：110592
    • 提供者：weixin_38526421

  1. 解析高速PCB设计中的时序分析及仿真策略

  2. 在高速设计中，时序问题的影响更为关键，本文将专门讨论高速设计中的时序分析及其仿真策略。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：193536
    • 提供者：weixin_38635975

  1. 模拟技术中的解析高速PCB设计中的时序分析及仿真策略

  2. 在网络通讯领域，ATM交换机、核心路由器、千兆以太网以及各种网关设备中，系统数据速率、时钟速率不断提高，相应处理器的工作频率也越来越高;数据、语音、图像的传输速度已经远远高于500Mbps，数百兆乃至数吉的背板也越来越普遍。数字系统速度的提高意味着信号的升降时间尽可能短，由数字信号频率和边沿速率提高而产生的一系列高速设计问题也变得越来越突出。当信号的互连延迟大于边沿信号翻转时间的20%时，板上的信号导线就会呈现出传输线效应，这样的设计就成为高速设计。高速问题的出现给硬件设计带来了更大的挑战，有许

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：205824
    • 提供者：weixin_38656676

  1. EDA/PLD中的高速PCB设计中的时序分析及仿真策略解析

  2. 在网络通讯领域，ATM交换机、核心路由器、千兆以太网以及各种网关设备中，系统数据速率、时钟速率不断提高，相应处理器的工作频率也越来越高;数据、语音、图像的传输速度已经远远高于500Mbps，数百兆乃至数吉的背板也越来越普遍。数字系统速度的提高意味着信号的升降时间尽可能短，由数字信号频率和边沿速率提高而产生的一系列高速设计问题也变得越来越突出。当信号的互连延迟大于边沿信号翻转时间的20%时，板上的信号导线就会呈现出传输线效应，这样的设计就成为高速设计。高速问题的出现给硬件设计带来了更大的挑战，有许

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：116736
    • 提供者：weixin_38625708

  1. 解析高速PCB设计中的时序分析及仿真策略

  2. 在网络通讯领域，ATM交换机、路由器、千兆以太网以及各种网关设备中，系统数据速率、时钟速率不断提高，相应处理器的工作频率也越来越高;数据、语音、图像的传输速度已经远远高于500Mbps，数百兆乃至数吉的背板也越来越普遍。数字系统速度的提高意味着信号的升降时间尽可能短，由数字信号频率和边沿速率提高而产生的一系列高速设计问题也变得越来越突出。当信号的互连延迟大于边沿信号翻转时间的20%时，板上的信号导线就会呈现出传输线效应，这样的设计就成为高速设计。高速问题的出现给硬件设计带来了更大的挑战，有许多从

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：196608
    • 提供者：weixin_38678521