注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. ESD 静电测试分析

  2. 摘要：当静电直接放电时，能量直接施加在理想金属屏蔽外 壳并带接线的产品上，会通过容性耦合到内部PCB 微带线 上，本文将对这种耦合电压进行分析和计算。静电放电时， 在放电电极附近的静电场能量远大于辐射场。利用传输线容 性耦合原理建立等效静电场的静态计算模型，用基于脉冲函 数的静电放电电流波形解析表达式来产生放电波形，并导入 软件进行静电注入式系统级仿真。基于此仿真模型，设计制 作一个实际电路测试板模型，用于验证理论仿真和工程计 算，结果表明在静电放电时，容性耦合是对电子产品造成主 要干扰原因。

  3. 所属分类：讲义

    • 发布日期：2015-08-21
    • 文件大小：412672
    • 提供者：norther_wmf068

  1. 解析PCB板的ESD

  2. 最近在做电子产品的ESD测试，从不同的产品的测试结果发现，这个ESD是一项很重要的测试：如果电路板设计的不好，当引入静电后，会引起产品的死机甚至是元器件的损坏。以前只注意到ESD会损坏元器件，没有想到，对于电子产品也要引起足够的重视。

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：77824
    • 提供者：weixin_38742951

  1. 解析PCB板设计中抗ESD的常见防范措施

  2. 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。以下是一些常见的防范措施。

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：79872
    • 提供者：weixin_38723691

  1. PCB技术中的解析PCB板设计中抗ESD的常见防范措施

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放（ESD）对电子设备的干扰和破坏，需要采取多种技术手段进行防范。     在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：83968
    • 提供者：weixin_38650379

  1. 解析PCB板设计中抗ESD的常见防范措施

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放（ESD）对电子设备的干扰和破坏，需要采取多种技术手段进行防范。     在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：79872
    • 提供者：weixin_38590567