注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于51单片机的篮球计分器

  2. 利用51单片机的篮球计分器课程设计仿真电路及源程序。

  3. 所属分类：硬件开发

    • 发布日期：2009-06-06
    • 文件大小：24576
    • 提供者：likeke0503

  1. 数字电路的课程设计，电子计分器，内容丰富，经典无比，高分

  2. 内容不看会后悔，进来瞧哈机会难得啊，高分设计。看了就直达

  3. 所属分类：专业指导

    • 发布日期：2009-07-03
    • 文件大小：441344
    • 提供者：caoyifei1

  1. 计分器（数字电路课程设计）

  2. 1．进球得分加2分，罚球进球得分加1分； 2．纠正错判得分减2分或1分； 3．分别用三个数码管显示器记录两队的得分情况。

  3. 所属分类：专业指导

    • 发布日期：2009-12-30
    • 文件大小：611328
    • 提供者：lanlicai

  1. 数字电路计分器电路的课程设计

  2. 方案设有“运算选择”（A）、“计数（加1或减1）”（B）、复位/清零（C）和保持键（D）四个按键开关。 计分器采用十进制计数，并且可以显示两位即个位和十位两位有效数字；电路应该有清零功能和手控加减选择键。

  3. 所属分类：C

  1. 篮球计时计分器篮球计时计分器

  2. 本设计是采用AT89S51单片机为核心设计的一个用于赛场的篮球计时计分器。本设计采用定时器T0中断计时，显示部分分为计时和计分显示两部分，均采用共阴极LED显示。计时部分可以调整分钟，足以满足一般赛程需要。两个显示模块均采用动态扫描方式显示。 在本设计中P0（P0.1—P0.6）口是时间和分数的段码数据输出口，P2口是时间和分数的位选数据输出口，本设计共有九个设置按键，add1、add2是加分键（add1按一次加一分,add2按一次加二分），minus1是减分键（按一下减一分），exchang

  3. 所属分类：硬件开发

    • 发布日期：2010-07-01
    • 文件大小：1048576
    • 提供者：shacuicui

  1. 篮球计分器 51单片机

  2. 一个闲暇时设计的程序，用于普通比赛，电路简单，代码简单，适合初学者研究~！

  3. 所属分类：硬件开发

    • 发布日期：2010-09-15
    • 文件大小：53248
    • 提供者：hl545297

  1. 篮球计分器论文，附带完整程序

  2. 基于单片机的定时和控制装置在许多行业有着广泛的应用，而计时器也是其中最基本的，也是最具代表性的例子。在基于单片机系统的计时器中，除了基本的单片机系统和外围电路外，还需要外部控制和显示装置。在本设计中，输入是按键开关，用于控制计时器的运行模式，显示是LED八段数码管。一个基于单片机定时器和中断使用的计时器，可以实现倒计时的启动、暂停、继续和复位；计时用六位数码管显示；可以调整比赛时间；当比赛结束、24秒倒计时减为零时要用声光提示。 本文介绍了一个基于单片机的篮球比赛计时器硬件设计，包括AT89C

  3. 所属分类：C

    • 发布日期：2011-03-19
    • 文件大小：565248
    • 提供者：kangyuanchan

  1. 计分器电路的设计与应用

  2. 计分器采用十进制计数，并且可以显示两位即个位和十位两位有效数字；电路应该有清零功能和手控加减选择键。

  3. 所属分类：嵌入式

  1. 篮球计分器

  2. 篮球记分牌是一种利用数码管显示数字并可对其实行增减的电路。本设计核心任务是：以89C51为核心，结合七段数码管和晶振实现程序控制对不同的数码管的数字进行控制信号。可以通过键盘选择数码管并进行增减。

  3. 所属分类：C

    • 发布日期：2011-10-16
    • 文件大小：926720
    • 提供者：ad501787814

  1. 篮球计分器

  2. 本资源是关于计算机组成原理课程设计设计模拟电路，篮球加减计分器，12分钟倒计时器，内有设计要求，实验原理，及Quartus的使用教程，芯片使用方法、管脚查询。

  3. 所属分类：嵌入式

    • 发布日期：2011-11-18
    • 文件大小：3145728
    • 提供者：ahuanghaoran

  1. 数字逻辑电路设计

  2. 数字电路课程设计的报告，包括部分代码和截图 设计目的 学会应用数字方法设计电路 进一步提高maxplus2软件的应用能力 培养学生实践的综合实力 二、设计方案 用maxplus2软件设计多功能数字钟，采用层次化的设计方法，底层使用VHDL语言设计各模块的功能，然后使用画图方法设计顶层。 设计中包括计时，校时，整点闹铃，闹钟4大模块 计时模块：用VHDL语言设计24进制计时、60进制计分、60进制计秒模块，秒的进位为分的计数脉冲，分的进位为时的计数脉冲，按键MM选择六选一多路选择器动态输出，频率

  3. 所属分类：C/C++

    • 发布日期：2011-11-26
    • 文件大小：436224
    • 提供者：j985674981

  1. 篮球计时器计分设计

  2. 一个毕业设计的基于cpth的程序 ）系统调试 整个篮球赛计时计分器的测试过程如下： （1）在比赛之前，接通电源，系统自动复位，此时计时电路与计分电路中的共阴极数码管全部显示为00：00、24和000 : 000； （2）按计时电路中的K5～K8按键来设置比赛时间，例如比赛时间一节为12分钟，则通过按K5、K6键，使计时数码管显示为“12”即可。 （3）按K9设置比赛的节数的初始值，如第1节。 （4）设置好时，等待赛程开始，当裁判吹响开始哨声时，立即按K7键，启动计时。 （5）当24秒进攻时间结

  3. 所属分类：专业指导

    • 发布日期：2012-03-05
    • 文件大小：1048576
    • 提供者：ws_xyn

  1. 运动计数器

  2. 运动计数器，这是最终结果，可以直接上交给老师，里面包含已经弄好的电路

  3. 所属分类：专业指导

    • 发布日期：2013-07-13
    • 文件大小：342016
    • 提供者：cnscwhy

  1. 基于Verilog的三人抢答器

  2. 实现的功能： 1.设计一个十秒的倒计时计时器用于选手看题准备并且设计一个60秒的倒计时用于答题。 2.设计电路实现三人抢答。 3.实现用LCD1602显示当前比赛进行的状态。各个状态如下： （1）抢答前显示开始抢答和该问题为第几个问题（共有5题）：“Begin！”“Question-x”。 （2）若在十秒的该抢答时间内无人抢答，显示失败，下一题。“Fail to quiz!“”Next！“。 （3）抢答后显示抢答选手姓名，如：“Respondent”“Zhangsan”。 （4）选手抢到题后该

  3. 所属分类：其它

    • 发布日期：2018-08-27
    • 文件大小：1048576
    • 提供者：qq_40280878

  1. responder.rar

  2. 一、数字抢答器设计 设计一个数字抢答器系统，该系统具有三路抢答输入，能够识别最先抢答的信号，能对回答问题所用的时间进行计时、显示，能进行抢答报警及超时报警，具有记分和复位功能。 二、数字抢答器的设计要求 1、设计一个10秒的倒计时计时器用于选手看题准备并且设计一个60秒的倒计时用于答题。（10分） 2、设计电路实现三人抢答。 3、实现用数码管显示当前比赛进行的状态，各个状态如下： 1）抢答前显示开始抢答：“b”。 （10分） 2）若在十秒的该抢答时间内无人抢答，显示失败：“F”，进入下一题答题

  3. 所属分类：其它

    • 发布日期：2019-06-25
    • 文件大小：2097152
    • 提供者：x18565

  1. 简易数字钟的设计（数字逻辑与数字系统课设）

  2. 基本要求 1、能进行正常的时、分、秒、 0.99秒的计时功能，分别由8个数码管显示24小时、60分钟、60秒钟、0.99秒的计数器显示。 2、能利用实验系统上的按键实现“校时”“校分”功能： ⑴按下“SA”键时，计时器迅速递增，并按24小时循环，计满23小时后回“00”； ⑵按下“SB”键时，计分器迅速递增，并按60分钟循环，计满59分钟后回“00”，但不向“时”进位； ⑷要求按下“SA”、“SB”或“SC”时均不产生数字跳变（“SA”、“SB”、“SC”按键是有抖动的，必须对其消除抖动处理）。

  3. 所属分类：嵌入式

    • 发布日期：2020-04-30
    • 文件大小：8388608
    • 提供者：qq_43550208

  1. 逻辑电路设计（运动计分器）

  2. 逻辑电路，不会的，可以帮到，会的，也可以帮到。

  3. 所属分类：专业指导

    • 发布日期：2011-08-29
    • 文件大小：353280
    • 提供者：if_color

  1. EDA/PLD中的EDA中的设计技巧分析

  2. (1)在抢答鉴别电路的设计中,A、B、C、D四组抢答,理论上应该有16种可能情况,但实际上由于芯片的反应速度快到一定程度时,两组以上同时抢答成功的可能性非常小,因此我们可设计成只有四种情况,这大大简化了电路的设计复杂性.     (2)在计分器电路的设计中,按照一般的设计原则,按一定数进制进行加减即可,但是随着计数数目的增加,要将计数数目分解成十进制并进行译码显示会变得越来越麻烦.因此为了减少译码显示的麻烦,一般是将一个大的进制数分解为数个十进制以内的进制数,计数器串级连接.但随着位数的增加,

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：36864
    • 提供者：weixin_38590989

  1. EDA中的设计技巧分析

  2. (1)在抢答鉴别电路的设计中,A、B、C、D四组抢答,理论上应该有16种可能情况,但实际上由于芯片的反应速度快到一定程度时,两组以上同时抢答成功的可能性非常小,因此我们可设计成只有四种情况,这大大简化了电路的设计复杂性.     (2)在计分器电路的设计中,按照一般的设计原则,按一定数进制进行加减即可,但是随着计数数目的增加,要将计数数目分解成十进制并进行译码显示会变得越来越麻烦.因此为了减少译码显示的麻烦,一般是将一个大的进制数分解为数个十进制以内的进制数,计数器串级连接.但随着位数的增加,

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：35840
    • 提供者：weixin_38710127