点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 计算机组成原理实验(DR)的设计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
计算机组成原理实验(DR)的设计
计算机组成原理实验:数据寄存器(DR)的设计,可以参考,
所属分类:
专业指导
发布日期:2009-10-04
文件大小:86016
提供者:
hjoksky
计算机组成原理实验6-设计一条条件控制处理指令
一. 实验目的 1. 进一步了解和掌握计算机各部分的组成及相互关系; 2. 了解微指令的执行过程,掌握微程序的设计方法; 3. 理解动态微程序设计的概念; 4. 进一步认识和掌握计算机各指令的执行过程,搞清楚计算机的运行原理。 二. 实验内容 设计一条指令,实现的功能是: 当DR=SR时,则原PC(IP)+OFFSET->PC; 当DRPC。 否则执行下条汇编指令。(注:OFFSET为位移量;ADDR为某内存单元地址)
所属分类:
硬件开发
发布日期:2009-12-10
文件大小:75776
提供者:
L416116256
TEC-2实验计算机微程序控制器实验二
TEC-2实验计算机微程序控制器实验二 实验内容: 设计一条指令,实现对存放在DR寄存器中低位字节的8位有符号补码数进行符号扩展(即将其变为16位的同值的补码数),结果保存在内存ADDR单元中。 实验目的 进一步了解和掌握计算机各部分的组成及相互关系; 了解微指令的执行过程,掌握微程序的设计方法; 理解动态微程序设计的概念; 进一步认识和掌握计算机各指令的执行过程,搞清楚计算机的运行原理。
所属分类:
专业指导
发布日期:2012-12-14
文件大小:147456
提供者:
eudoraxj
计算机组成原理 8位实验CPU设计与实现
1. 深入掌握CPU的工作原理,包括ALU、控制器、寄存器、存储器等部件的工作原理; 2. 熟悉和掌握指令系统的设计方法,并设计简单的指令系统; 3. 理解和掌握小型计算机的工作原理,以系统的方法建立起整机概念; 4. 理解和掌握基于VHDL语言和TEC-CA硬件平台设计模型机的方法。 二、设计要求 参考所给的16位实验CPU的设计与实现,体会其整体设计思路,并理解该CPU的工作原理。在此基础上,对该16位的实验CPU(称为参考CPU)进行改造,以设计得到一个8位的CPU。总的要求是将原来
所属分类:
专业指导
发布日期:2013-06-04
文件大小:1048576
提供者:
u010241224
计算机组成原理课程设计实验报告(完美优秀,附实验心得)
选定指令格式、操作码,设计如下指令: (1) 把用绝对地址表示的内存单元A中的内容与内存单元B中的内容相加,结果存于内存单元C中。 指令格式:D4××,ADDR1,ADDR2,ADDR3 四字指令(控存入口100H) 功能: [ADDR3]=[ADDR1]+[ADDR2] (2) 将一通用寄存器内容减去某内存单元内容,结果放在另一寄存器中。 指令格式:E0 DR SR,ADDR (SR,DR源、目的寄存器各4位)双字指令(控存入口130H) 功能: DR=SR - [ADDR] (3) 转移指
所属分类:
专业指导
发布日期:2015-05-25
文件大小:1038336
提供者:
u010963793
8位5级流水无cache实验CPU课程设计(有8ram和无ram两种代码,均可运行)
参考《16位5级流水无cache实验CPU课程设计实验要求》文档及其VHDL代码,在理解其思想和方法的基础上,将其改造成8位的5级流水无cache的实验CPU,包括对指令系统、数据通路、各流水段模块、内存模块等方面的改造。利用VHDL语言编程实现,并在TEC-CA平台上进行仿真测试。为方便起见,后续16位5级流水无cache实验CPU简记为ExpCPU-16,而8位的则记为ExpCPU-8。 对于内存模块的改造,参考《计算机组成原理》课程综合实验的方法,独立设计一块8位的RAM。 (1)利用T
所属分类:
讲义
发布日期:2015-12-24
文件大小:2097152
提供者:
qq_23419099