您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 设计PCB时抗静电放电(ESD)的方法

  2. 本文主要介绍设计PCB时抗静电放电(ESD)的方法,这篇方法希望对你有帮助。
  3. 所属分类:其它

    • 发布日期:2020-08-12
    • 文件大小:80896
    • 提供者:weixin_38616435
  1. PCB技术中的设计PCB时抗静电放电(ESD)的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。  在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很
  3. 所属分类:其它

    • 发布日期:2020-11-25
    • 文件大小:80896
    • 提供者:weixin_38516804
  1. 设计PCB时抗静电放电(ESD)的方法

  2. 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。  在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很
  3. 所属分类:其它

    • 发布日期:2021-01-20
    • 文件大小:79872
    • 提供者:weixin_38752897