注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字抢答器毕业论文!!!!!!!

  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。

  3. 所属分类：专业指导

    • 发布日期：2009-06-08
    • 文件大小：104448
    • 提供者：joechenwei

  1. 数字电路课程设计（带仿真）

  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-15
    • 文件大小：466944
    • 提供者：haisarbai

  1. 数字抢答器（数字电路）

  2. 一、摘  要：数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。

  3. 所属分类：专业指导

    • 发布日期：2009-08-10
    • 文件大小：398336
    • 提供者：bingyanhuohan

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. 数字抢答器（数字电路）毕业论文

  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。

  3. 所属分类：专业指导

    • 发布日期：2009-09-16
    • 文件大小：56320
    • 提供者：xingyuetingzhu

  1. 八路智力竞赛抢答器 EWB设计

  2. 智力竞赛抢答器是一个可供八个参赛组进行智力竞赛的电路装置，该装置由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛组的输入信号在LED数码管上显示输出。

  3. 所属分类：专业指导

  1. 数字抢答器优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工

  2. 优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。

  3. 所属分类：专业指导

    • 发布日期：2010-01-04
    • 文件大小：104448
    • 提供者：xiaohaiwuacer

  1. 数字抢答器(数字电路)

  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参 赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电 路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。 经过布线、焊接、调试等工作后数字抢答器成形

  3. 所属分类：专业指导

    • 发布日期：2010-04-21
    • 文件大小：330752
    • 提供者：lcx87

  1. 八路智力竞赛抢答器的设计

  2. 八路智力竞赛抢答器是一个可供八个参赛组进行智力竞赛的电路装置 ,该装置由主体电路与扩展电路组成 。 优先编码电路 、锁存器 、译码电路将参赛组的输入信号在显示器上输出 ; 用控制电路和主持人开关启动报警电路 ,以 上两部分组成主体电路 。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能 ,构成扩展电 路。本文详细介绍了抢答器的设计方案、功能及在设计过程中所做的改进。

  3. 所属分类：专业指导

    • 发布日期：2010-06-05
    • 文件大小：750592
    • 提供者：kuangkaifeng

  1. 嵌入式Linux设备驱动程序

  2. 嵌入式Linux设备驱动程序开发 目录 第1章 嵌入式系统与驱动程序 1 本章目标 1 1.1 嵌入式系统概述 1 1.1.1 嵌入式系统的概念 1 1.1.2 嵌入式系统的特点 2 1.1.3 嵌入式系统的体系结构 2 1.2 嵌入式处理器介绍 4 1.2.1 嵌入式处理器分类 4 1.2.2 ARM概述 5 1.2.3 ARM系列芯片简介 5 1.3 嵌入式操作系统介绍 7 1.3.1 主流嵌入式操作系统 7 1.3.2 嵌入式系统的发展状况 8 1.3.3 嵌入式Linux介绍 8 1.

  3. 所属分类：硬件开发

    • 发布日期：2010-07-21
    • 文件大小：10485760
    • 提供者：wpj010250

  1. 数字抢答器设计报告 含电路图

  2. 优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出

  3. 所属分类：专业指导

    • 发布日期：2010-08-24
    • 文件大小：131072
    • 提供者：xiaoyaoshow

  1. 四路（八路）抢答器课程设计

  2. 在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器。通过抢答器的数显，灯光和音响等手段指示出第一抢答者。同时还可以设置定时、记分犯规及奖惩等多种功能。 本设计采用手动抢答的方式，有人抢答后，系统自动封锁其他人的抢答按钮，使其不能再抢答，从而实现抢答功能。 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实

  3. 所属分类：嵌入式

    • 发布日期：2010-12-22
    • 文件大小：130048
    • 提供者：tangshisong

  1. 王金明：《Verilog HDL程序设计教程》135例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：130048
    • 提供者：zhlyz2003

  1. 数字电路抢答器毕业设计

  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。

  3. 所属分类：其它

    • 发布日期：2011-05-08
    • 文件大小：104448
    • 提供者：jia0511

  1. verilog HDL设计实例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：专业指导

    • 发布日期：2011-06-14
    • 文件大小：158720
    • 提供者：wwe12580

  1. 多路抢答器的设计

  2. 智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。所以，我们就需要一种具备自动锁存、置位、清零等功能智能抢答器来解决这些问题。在本次毕业设计中，将主要设计一个供八人使用的定时抢答器。 他要实现以下主要功能：（1）为8位参赛选手各提供一个抢答按钮，分别编号K

  3. 所属分类：其它

    • 发布日期：2014-06-25
    • 文件大小：543744
    • 提供者：loquangg

  1. ewb multisim 仿真实例电路图全集

  2. 多年收集的ewb和multisim电子电路仿真实例文件，压缩后有50多兆。 文件列表 ├─仿真实验 │ 555.ms10 │ Circuit1.ms10 │ Circuit2.ms10 │ CLOCK.ms10 │ FileList.txt │ 实验2.ms10 │ 实验3-一阶有源低通滤电路.ms10 │ 实验3-减法运算电路.ms10 │ 实验3-反相加法运算电路.ms10 │ 实验3-反相比例运算电路.ms10 │ 实验3-反相积分运算电路.ms10 │ 实验3-微分运算电路.ms10

  3. 所属分类：专业指导

    • 发布日期：2015-10-21
    • 文件大小：55574528
    • 提供者：freedom366

  1. 多功能八路抢答器的设计

  2. 本文介绍了一种用74系列常用集成电路设计的数码显示八路抢答器的电路组成、设计思路及功能。数字抢答器由优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；经过布线、焊接、调试等工作后数字抢答器成形。 1 总体设计思路：设计任务与要求： 1.1 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。 1.2 设置一个系统清除和抢答控制开关S，该开关由主持人控制。 1.3 抢答器具有锁存与显示功能。 即选手按动按钮，锁存相应的编号，并在LED数码管上显示，选手抢答实行优

  3. 所属分类：专业指导

    • 发布日期：2009-01-02
    • 文件大小：929792
    • 提供者：zhxl19851020

  1. 八路抢答器的电路图设计

  2. 本文主要介绍用数电知识设计八路抢答器。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出，并与主持人开关相连接，即构成了抢答器的主体电路。经过布线、接线、调试等工作后数字抢答器成形。借助较少的外围元件完成抢答的整个过程，设计制作了八路抢答器，设计编程简单，容易理解掌握，且工作稳定可靠。总体电路简单，易于制作。可供8人或8个代表队抢答，并用7段数码管显示首先抢答者的组别号码，有人抢答后自动闭锁其他各路输入，禁止其他人抢答，使其他组的开关失去作用，而显示最先按下抢答键的组别号。只有当主持

  3. 所属分类：专业指导

    • 发布日期：2010-12-02
    • 文件大小：976896
    • 提供者：zhengxin0316

  1. 数字电子电路课程设计-74系列芯片数字抢答器

  2. 基于74系列芯片的优先编码电路、锁存器、译码电路将参赛队的输入信号在数码管上显示，抢答器电路和主持人复位键组成主体电路。通过定时电路将秒脉冲产生的信号在显示器上输出实现计时功能和计分电路，共同构成扩展电路。

  3. 所属分类：嵌入式

    • 发布日期：2010-11-28
    • 文件大小：344064
    • 提供者：xiaoyaoshow
« 12 3 »