注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 软考软件设计师知识总结

  2. 软件设计师知识总结内有全部学习资料重点 计算机系统组成运算器：算术/逻辑运算单元ALU、累加器ACC、寄存器组、多路转换器、数据总线组成。 控制器：计数器PC、时序产生器、微操作信号发生器，指令寄存器、指令译码器。 CPU的功能：程序控制、操作控制、时间控制、数据处理（最根本的）。 汇编和编译 网络知识......

  3. 所属分类：软考等考

    • 发布日期：2009-05-16
    • 文件大小：66560
    • 提供者：y06480509

  1. 电子电路课程设计(led點陣彩燈）

  2. 用彩灯（LED发光二极管）构成一个发光矩阵，也可以连接成其他各种形状用来显示各种图案或字符。本设计主要用我们熟悉的集成电路设计构成具有可预置编程循环功能的彩灯控制电路。其要求主要有： （1）使用LED发光二极管设计安装一块发光矩阵及其驱动功放电路； （2）用中小规模集成电路设计一个彩灯控制电路，用计数器、寄存器和译码器设制作一个可编程循环彩灯控制器； （3）控制器有8路输出，每路用发光二极管指示； （4）用Portel等软件绘制出该课题的PCB图。

  3. 所属分类：专业指导

    • 发布日期：2009-05-28
    • 文件大小：33792
    • 提供者：csulj

  1. 单片机期末考试题目及答案详解

  2. 很好很详细的资料，看了考试应该没问题的，大家快来下吧！单片机原理复习资料（一）  填空题： 1．MCS—51单片机引脚信号中，信号名称带上划线的表示该信号 或 有效。 2．通过堆栈操作实现子程序调用，首先要把 的内容入栈，以进行断点保护。调用返回时再进行出栈操作，把保护的断点送回 。 3．某程序初始化时使（SP）=40H，则此堆栈地址范围为 ，若使（SP）=50H，则此堆栈深度为 。 4．在相对寻址方式中， “相对”两字是指相对于 ，寻址得到的结果是 。在寄存器寻址方式中，指令中指定寄存器的内

  3. 所属分类：C

    • 发布日期：2009-06-23
    • 文件大小：281600
    • 提供者：charlesdingding

  1. 电子技术基础 计数式数字频率计

  2. 设计参数： •设计可控的计数器、寄存器、译码及显示驱动电路。 •设计系统顶层电路。 •进行功能仿真和时序仿真。 •对仿真结果进行分析，确认每个模块以及顶层模块的仿真结果达到了设计

  3. 所属分类：嵌入式

    • 发布日期：2009-06-25
    • 文件大小：435200
    • 提供者：nsnba619

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. 单片机课件（微机原理）下载

  2. 本课程以理论教学为主要环节，以学生课堂实验为辅，同时使用计算机辅助教学，52学时理论课和8学时实验课，具体安排如下: 1）单片机的基本概念 主要介绍单片机的发展概况（现状、未来的发展）、特点、应用和当前单片机的系列产品。 （2）单片机的数制表示法 主要介绍数制的转换、原码、反码、补码 及计算机中常用的编码。 （3）单片机常用逻辑电路简介 包括基本门电路、触发器、寄存器、计数器、三态门与缓冲器、译码器。

  3. 所属分类：硬件开发

    • 发布日期：2010-04-15
    • 文件大小：4194304
    • 提供者：emma_yao22

  1. VHDL 程序举例,设计很多基础试验

  2. 最高优先级编码器、8位相等比较器 、优先编码器、8位大小比较器 、8位总线收发器：74245 （注2）、地址译码（for m68008） 、三人表决器（三种不同的描述方式） LED七段译码 （注1） 、多路选择器（使用if－else语句）、双2－4译码器：74139 、多路选择器（使用when－else语句）、汉明纠错吗编码器 、多路选择器（使用select语句）、汉明纠错吗译码器 、加法器描述 、四D74175 用状态机实现的计数器 、简单的锁存器、各种功能的计数器 、简单的12位寄存器 模

  3. 所属分类：专业指导

    • 发布日期：2010-05-15
    • 文件大小：68608
    • 提供者：e21702924h

  1. Verilog-HDL实践与应用系统设计

  2. Verilog-HDL实践与应用系统设计本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法;在后四章,以应用系统为例详细讲解了系统设计的全过程。书中的全部例子都给出了仿真结果,其源代码都在本书所附的CD-ROM中,并均经过验证无误。 本书的前半部分特别适合于初学者,也可作为工程技术人员的参考内容。后半部分很适合工程开发和研究人员参考。本书除了介绍Verilog-HDL

  3. 所属分类：嵌入式

    • 发布日期：2011-02-22
    • 文件大小：14680064
    • 提供者：zhlyz2003

  1. 王金明：《Verilog HDL程序设计教程》135例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：130048
    • 提供者：zhlyz2003

  1. verilog HDL设计实例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：专业指导

    • 发布日期：2011-06-14
    • 文件大小：158720
    • 提供者：wwe12580

  1. 组成原理作业1-10章答案（唐朔飞

  2. 第一章 计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯•诺依曼计算机的特点是什么？ 解：冯•诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按

  3. 所属分类：专业指导

    • 发布日期：2011-10-24
    • 文件大小：1048576
    • 提供者：wangyi110cs

  1. 软件设计师笔记

  2. 软件设计师笔记 软考 1. SIMD单指令流多数据流 一个控制部分，多个处理器，多个主存模块，各处理器以同步执行同一条指令，代表有并行处理机，阵列处理机，超级向量处理机，矩阵运算。 2. 运算器和控制器组成中央处理器。运算器由ALU、累加器、寄存器、多路转换器、数据总线组成；控制器由程序计数器、指令寄存器、指令译码器、状态/条件寄存器、时序发生器、微操作信号发生器组成。 3. 总线数据传输率＝时钟频率/每个总线包含的时钟周期数×每个总线周期传送的字节数 每秒指令数＝时钟频率/每个总线包含的时钟

  3. 所属分类：软考等考

    • 发布日期：2012-03-30
    • 文件大小：41984
    • 提供者：c763722854

  1. vhdl教程 挺好的资源

  2. vhdl学习资料，大家喜欢就看看吧VHDL培训教程 第一讲、VHDL简介及其结构 第二讲、VHDL中的对象、操作符、数据类型 第三讲、VHDL中的控制语句及模块 第四讲、状态机的设计VHDL培训教程 欢迎参加VHDL培训 浙江大学电子信息技术研究所 电子设计自动化(EDA)培训中心 编写:王勇 TEL:7951949或7951712 EMAIL:wangy@isee.zju.edu.cn第一讲、VHDL简介及其结构 • 通过本课的学习您可以了解以下几点 1、VHDL 的基本概念 2、VHDL的

  3. 所属分类：C

    • 发布日期：2008-10-27
    • 文件大小：490496
    • 提供者：ylw51100

  1. 74HC系列PDF资料

  2. 74HC253 双4选1数据选择器（三态） 74HC257 四2选1数据选择器（三态） 74HC259 8位可寻址锁存器 74HC266 四2输入异或非门（OC） 74HC273 八D型触发器（带清除端） 74HC279 四R—S锁存器 74HC280 9位奇偶数产生器/校验器 74HC283 4位二进制全加器（带超前进位） 74HC298 4位2选1数据选择器 74HC365 六缓冲器/总线驱动（同相） 74HC366 六缓冲器/总线驱动（反相） 74HC367 六缓冲器/总线驱动（同相）

  3. 所属分类：其它

    • 发布日期：2008-11-26
    • 文件大小：1048576
    • 提供者：hcj0205

  1. verilog 写编码器、计数器、译码器、多路选择器等

  2. 电子电路，数据分配器，三态门，多路选择器，寄存器，计数器等

  3. 所属分类：其它

  1. 数字逻辑实验指导书

  2. 目录 第一部分 实验准备 第一章 数字逻辑实验要求 预备-1 第二章 数字逻辑实验基本知识 预备-2 第三章 MAX+plus II实验操作步骤 预备-5 第二部分 实验 实验一 逻辑门电路的功能与测试 实验-1 （一） 或门的逻辑功能测试 （二） 与非门74LS00的逻辑功能测试 （三） 或非门74LS02的逻辑功能测试 （四） 与非门74LS20的逻辑功能测试 （五） 异或门74LS86的逻辑功能测试 实验二 复合逻辑电路功能的实现测试 实验-6 （一） 用与非门组成异或门并测试验证其功能

  3. 所属分类：讲义

    • 发布日期：2018-11-27
    • 文件大小：737280
    • 提供者：qq_41614770

  1. 《趣味FPGA》.pdf

  2. 入门级FPGA学习材料，简单明了，易学易会！了解FPGA从这本书开始主界而 菜单栏 58 工具栏 编辑/调试区… 控制台 ⅹ语言-流水灯…… y语言-程序示例 着自着非非着着看音着自着着 28 mcu综合应用 非着着着·着着·着着 75 游戏简介 硬件框架… 76 自制手柄按键映射……… 软件框架 看自 78 VGA显示区域布局 六、按键底层逻辑( ver i log 七、按键上层程序(y语言) 八、vga底层逻辑( ver i log)… 82 九 ram底层逻辑( ver i log 85

  3. 所属分类：Hadoop

    • 发布日期：2019-07-15
    • 文件大小：3145728
    • 提供者：abcdef1986

  1. 数字电路寄存器级电路整理介绍.pdf

  2. 一、数字电路整理的两个阶段 电路整理是指从平面化电路到层次化电路的过程。 对于数字电路的整理通常可以分为两个阶段： 第一阶段是从门级电路到寄存器级电路，此环节是把所有的寄存器、计数器、时钟树、测试链、存储模块译码器等基本模块整理清楚，同时还会把主要数据流向分析清楚。寄存器级整理芯片电路整理分析的必要环节，主要利用电路结构分析知识，与芯片应用领域知识基 本无关，因此，其技术难度并不高，但是寄存器级电路整理的工作量通常很大，并且工作量随着芯片规模的增大而加速增加，当规模达到百万门级以上时，电路整理

  3. 所属分类：其它

    • 发布日期：2019-09-13
    • 文件大小：476160
    • 提供者：weixin_38744435

  1. 基础电子中的数字电路的看图方法（二）

  2. （接上期http://www.dzsc.com/data/html/2011-7-26/91585.html） 　　②与门、与非门多余不用的输入端，应接正电源以保证其逻辑功能正常，如图3 所示。 图3 与门、非门逻辑功能图 　　③触发器、计数器、译码器、寄存器等数字电路中，不使用的“0”电平有效的控制端，应接正电源以保证其逻辑功能正常，如图4 所示。 图4 触发器、计数器、译码器、寄存器示图 　　4.怎样识别接地引脚 　　接地引脚的作用是： 　　将数字集成电路内部的地线与外

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：118784
    • 提供者：weixin_38684892

  1. 数字电路的看图方法（二）

  2. （接上期https://www.dzsc.com/data/html/2011-7-26/91585.html） 　　②与门、与非门多余不用的输入端，应接正电源以保证其逻辑功能正常，如图3 所示。 图3 与门、非门逻辑功能图 　　③触发器、计数器、译码器、寄存器等数字电路中，不使用的“0”电平有效的控制端，应接正电源以保证其逻辑功能正常，如图4 所示。 图4 触发器、计数器、译码器、寄存器示图 　　4.怎样识别接地引脚 　　接地引脚的作用是： 　　将数字集成电路内部的地线与

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：133120
    • 提供者：weixin_38735790
« 12 3 4 5 »