注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 汇编读取底层信息实例100个

  2. IO读写 MEM读写 SPD 读取 PCI 配置空间读写 DMI信息读取 ACPI 信息读取 CLOCK generator 寄存器读写 MSR 读写

  3. 所属分类：硬件开发

    • 发布日期：2009-10-16
    • 文件大小：192512
    • 提供者：fltxzwz

  1. 解释不同的PCI空间信息

  2. 配置寄存器组中会有一个或多个基址寄存器BAR（Base Address Register），用于保存指向PCI 存储空间的指针，同时BAR中可读不可写的位数决定了该存储空间的大小。BAR的最低位是只读位，它定义了BAR的空间属性。当BAR指向PCI MEMORY存储空间时，该位读回为0；当BAR指向PCI I/O存储空间时，该位读回为1。 由于BAR的这一属性，使得PCI 设备占用的存储区域是放在MEMORY空间，还是放在I/O空间，完全由设备制造商决定，用户无法修改。

  3. 所属分类：制造

    • 发布日期：2010-05-11
    • 文件大小：286720
    • 提供者：yuanhuijun

  1. PCI WDM驱动开发

  2. 本驱动代码含有IO空间读写功能，MEM空间读写功能，PCI配置空间读写功能，简单的中断应答功能。以及电源管理功能

  3. 所属分类：硬件开发

    • 发布日期：2011-03-21
    • 文件大小：472064
    • 提供者：xuleisdjn

  1. PCI-Express协议中文版

  2. 处理层（transaction Layer specification）是请求和响应信息形成的基础。包括四种地址空间，三种处理类型，一类是对i/o口和memory的读写包（TLPS：transaction Layers packages），另一类是对配置寄存器的读写设置包，还有一类是信息包，描述通信状态，作为事件的信号告知用户。

  3. 所属分类：硬件开发

    • 发布日期：2011-08-26
    • 文件大小：1048576
    • 提供者：xiaxing1987

  1. 浅谈PCIe体系结构

  2. 浅谈PCIe体系结构 浅谈PCIe体系结构 - 1 - 目录 - 1 - 第I篇PCI体系结构概述 - 1 - 第1章PCI总线的基本知识 - 3 - 1.1 PCI总线的组成结构 - 6 - 1.1.1 HOST主桥 - 6 - 1.1.2 PCI总线 - 7 - 1.1.3 PCI设备 - 7 - 1.1.4 HOST处理器 - 8 - 1.1.5 PCI总线的负载 - 9 - 1.2 PCI总线的信号定义 - 10 - 1.2.1 地址和数据信号 - 10 - 1.2.2 接口控制信号

  3. 所属分类：硬件开发

    • 发布日期：2013-09-26
    • 文件大小：4194304
    • 提供者：whoami7788

  1. Linux PCI Express

  2. Linux PCI Express 配置空间读写内核实现

  3. 所属分类：Linux

    • 发布日期：2013-12-20
    • 文件大小：466944
    • 提供者：u013228694

  1. fpga实现pci配置空间的读写

  2. 利用FPGA实现PCI配置空间的读写,参考博客http://blog.csdn.net/li171049/article/details/17655065

  3. 所属分类：硬件开发

    • 发布日期：2013-12-29
    • 文件大小：315392
    • 提供者：li171049

  1. PCI Express体系结构导读Part1

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15728640
    • 提供者：netcard316

  1. PCI Express体系结构导读Part2

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15728640
    • 提供者：netcard316

  1. PCI Express体系结构导读Part3

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15728640
    • 提供者：netcard316

  1. PCI Express体系结构导读Part4

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：15728640
    • 提供者：netcard316

  1. PCI Express体系结构导读Part5

  2. 特别提示：本书分为5个压缩包，必须全部下载，才能解压 作者：王齐 简介 《PCI Express 体系结构导读》讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是《PCI Express 体系结构导读》的重点所在。深入理解处理器体系结构是理解PCI与PCI Express总线的重要基础。 目录 前言 第Ⅰ篇 PCI体系结构概述 第1章 PCI总线的基本知识 1.1 PCI总线的组成结构 1.1.1 HOST主桥 1.

  3. 所属分类：C

    • 发布日期：2014-08-11
    • 文件大小：5242880
    • 提供者：netcard316

  1. PCI协议中文规范

  2. 介绍PCI中文协议，包括配置空间读/写时序，IO空间读/写时序以及存储器读/写时序

  3. 所属分类：硬件开发

    • 发布日期：2015-06-03
    • 文件大小：1048576
    • 提供者：u013371965

  1. PCI配置空间的读操作

  2. 通过C语言编程，在DOS下对PCI配置空间进行读写操作

  3. 所属分类：C

    • 发布日期：2015-07-15
    • 文件大小：1024
    • 提供者：qq_26813303

  1. PCI sec3.0 学习总结PPT形式

  2. 这是我的PCI学习培训总结，全英文形式，主要讲解了第三代PCI总线协议，内容涉及总线管脚定义，总线命令，以及总线配置空间。涉及I/0，储存器。配置空间的读、写，以及PCI设备的中断、生产者-消费者模型等内容。

  3. 所属分类：OS

    • 发布日期：2018-04-18
    • 文件大小：2097152
    • 提供者：zhujingjie123

  1. 浅谈PCIe体系结构(PCI桥与PCI设备的配置空间)

  2. PCI设备都有独立的配置空间，HOST主桥通过配置读写总线事务访问这段空间。PCI总线规定了三种类型的PCI配置空间，分别是PCI Agent设备使用的配置空间，PCI桥使用的配置空间和Cardbus桥片使用的配置空间。本节重点介绍PCI Agent和PCI桥使用的配置空间，而并不介绍Cardbus桥片使用的配置空间。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：114688
    • 提供者：weixin_38617196

  1. EDA/PLD中的FPGA在PCI Express总线接口中的应用

  2. 0 引言　　PCIE(PCI express)是用来互联诸如计算机和通信平台应用中外围设备的第三代高性能I／0总线。PCIE体系结构继承了第二代总线体系结构最有用的特点，采用与PCI相同的使用模型和读／写通信模型，支持各种常见的事务。其存储器、I／0和配置地址空间与PCI的地址空间相同。由于地址空间模型没有变化，所以现有的OS和驱动软件无需进行修改就可以在PCIE系统上运行。　　PCIE是串行协议，与原有的PCI并行总线相比，它没有大量的数据和控制线，对于硬件电路设计者来说，省去了很多硬件设计工

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：283648
    • 提供者：weixin_38678022

  1. PCI主模式设备开发套件PDC4000介绍（93C56）--开发PCI板卡软硬件的模板

  2. 一、        硬件说明 特点： 1，支持PCI2.2规范。 2，直接支持Block DMA(块传输)，Scatter/Gather List DMA。 3，支持中断，DMA中断，硬件中断等等。 4，局部总线时钟自由设定。 5，局部总线配置自由设定，支持8位、16位、32位的ISA总线、复用和非复用模式总线。而且总线时序可以改变。可以适应各种总线。 6，支持预读功能，提高性能，比如局部总线的时钟频率较小，可以通过该功能提高性能。 7，总线驱动好。无需其他驱动。 8，支持2个

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：79872
    • 提供者：weixin_38741950

  1. PCI-PCI桥在线读写EEPROM的技巧

  2. PCI-PCI桥启动时，一般需要从EEPROM预读取配置数据。更改EEPROM中的数据一般需要专用的烧结器，这给调试过程带来不便。尤其是采用表贴封装的EEPROM。本文以Intel公司的Dec21554PCI-PCI桥为例，介绍一种在线读写EEPROM的方法。EEPROM选用的是ATMEL公司生产的AT93LC66，4Kbit，按512×8bit组织。AT93LC66与Dec21554的硬件连线如图1所示。Dec21554提供了一组寄存器，用于访问外接的串行ROM。寄存器位于CSR（控制状态寄存

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：77824
    • 提供者：weixin_38715721

  1. FPGA在PCI Express总线接口中的应用

  2. 0 引言　　PCIE(PCI express)是用来互联诸如计算机和通信平台应用中外围设备的第三代高性能I／0总线。PCIE体系结构继承了第二代总线体系结构有用的特点，采用与PCI相同的使用模型和读／写通信模型，支持各种常见的事务。其存储器、I／0和配置地址空间与PCI的地址空间相同。由于地址空间模型没有变化，所以现有的OS和驱动软件无需进行修改就可以在PCIE系统上运行。　　PCIE是串行协议，与原有的PCI并行总线相比，它没有大量的数据和控制线，对于硬件电路设计者来说，省去了很多硬件设计工作

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：377856
    • 提供者：weixin_38536841
« 12 3 »