注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的赛灵思ISE12.2设计套件强化部分可重配置FPGA技术

  2. 赛灵思公司（Xilinx, Inc.）近日宣布推出其第四代部分可重配置设计流程，以及智能时钟门控技术的多项全新强化方案，可针对Virtex-6 FPGA设计中BRAM(block-RAM)降低24%的动态功耗。设计人员即日起即可下载ISE12.2设计套件，利用其简便易用、直观的部分可重配置设计流程，进一步降低功耗和整体系统成本。同时，最新推出的ISE版本还可提供一项低成本仿真方案， 支持嵌入式设计流程。 　　赛灵思 ISE 设计套件高级市场营销总监 Tom Feist 指出：“由于系统日趋复杂

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：81920
    • 提供者：weixin_38664989

  1. EDA/PLD中的赛灵思推出 ISE 12设计套件用智能时钟门控技术

  2. 赛灵思公司（Xilinx, Inc.）日前推出 ISE 12软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达 30%。此外，该新型套件还提供了基于时序的高级设计保存功能、为即插即用设计提供符合 AMBA 4 AXI4 规范的IP支持，同时具备第四代部分重配置功能的直观设计流程，可降低多种高性能应用的系统成本。 　　在为所有 Xilinx:registered: Virtex:registered:-6 和 Spar

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：86016
    • 提供者：weixin_38571453

  1. EDA/PLD中的赛灵思宣布推出ISE12.2强化部分可重配置FPGA技术

  2. 全球可编程平台领导厂商赛灵思公司宣布推出第四代部分可重配置设计流程，以及智能时钟门控技术的多项全新强化方案，可针对Virtex:trade_mark::registered:-6 FPGA设计中BRAM(block-RAM)降低24%的动态功耗。设计人员即日起即可下载ISE12.2设计套件，利用其简便易用、直观的部分可重配置设计流程，进一步降低功耗和整体系统成本。同时，最新推出的ISE版本还可提供一项低成本仿真方案， 支持嵌入式设计流程。 　　赛灵思 ISE 设计套件高级市场营销总监 Tom

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：78848
    • 提供者：weixin_38516491

  1. 赛灵思ISE12.2设计套件强化部分可重配置FPGA技术

  2. 赛灵思公司（Xilinx, Inc.）近日宣布推出其第四代部分可重配置设计流程，以及智能时钟门控技术的多项全新强化方案，可针对Virtex-6 FPGA设计中BRAM(block-RAM)降低24%的动态功耗。设计人员即日起即可ISE12.2设计套件，利用其简便易用、直观的部分可重配置设计流程，进一步降低功耗和整体系统成本。同时，推出的ISE版本还可提供一项低成本仿真方案， 支持嵌入式设计流程。 　　赛灵思 ISE 设计套件市场营销总监 Tom Feist 指出：“由于系统日趋复杂，如今的设计

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：79872
    • 提供者：weixin_38638799

  1. 赛灵思宣布推出ISE12.2强化部分可重配置FPGA技术

  2. 可编程平台领导厂商赛灵思公司宣布推出第四代部分可重配置设计流程，以及智能时钟门控技术的多项全新强化方案，可针对Virtex:trade_mark::registered:-6 FPGA设计中BRAM(block-RAM)降低24%的动态功耗。设计人员即日起即可ISE12.2设计套件，利用其简便易用、直观的部分可重配置设计流程，进一步降低功耗和整体系统成本。同时，推出的ISE版本还可提供一项低成本仿真方案， 支持嵌入式设计流程。 　　赛灵思 ISE 设计套件市场营销总监 Tom Feist 指出

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：76800
    • 提供者：weixin_38626075

  1. 赛灵思推出 ISE 12设计套件用智能时钟门控技术

  2. 赛灵思公司（Xilinx, Inc.）日前推出 ISE 12软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达 30%。此外，该新型套件还提供了基于时序的设计保存功能、为即插即用设计提供符合 AMBA 4 AXI4 规范的IP支持，同时具备第四代部分重配置功能的直观设计流程，可降低多种高性能应用的系统成本。 　　在为所有 Xilinx:registered: Virtex:registered:-6 和 Sparta

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：84992
    • 提供者：weixin_38722944