您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 万能象棋连线器(可以连接JJ象棋)

  2. 功能简介 “易行辅助”试用版是把“易行象棋连线器试用版”每次5分钟自动连接,以方便试用,还增加了 时间查看等小功能。 “易行辅助”正式版是把“易行象棋连线器试用版”的限时和限次“取消”,增加了计时等小功能。 此辅助每5分钟会自动(亦可手动,右键点此程序的托盘图标选择)初始化一次,此时请勿操作。 注意:试用版只能用75分钟,正式版要注册才能使用!!!! 易行简介 易行象棋连线器是一款棋软及象棋游戏的辅助工具软件,其采用独特的棋盘识别方法,能连过去许多连线不能连的网站,如:JJ中国象棋、越南象棋网
  3. 所属分类:网络基础

    • 发布日期:2011-05-23
    • 文件大小:11534336
    • 提供者:x1111111111
  1. HP+816+817_32748.zip

  2. 里面含有更改hp喷墨打印机的图片,包括走线图等
  3. 所属分类:其它

    • 发布日期:2013-06-23
    • 文件大小:18874368
    • 提供者:u011175894
  1. 倒车雷达的设计-------------p

  2. 倒车雷达的设计。设计理念和硬件以及单片机选择传感器选择及走线图 等。。。。。。。。。。。。
  3. 所属分类:硬件开发

    • 发布日期:2009-03-12
    • 文件大小:3145728
    • 提供者:xqzhulinwan2
  1. C#画报表图

  2. 画图标 饼状图 树状图 走线图 方便使用,有源码,下载就可以使用
  3. 所属分类:C#

    • 发布日期:2018-04-27
    • 文件大小:20480
    • 提供者:lizhihui24
  1. 红米手机PCB文件

  2. 红米手机PCB资料原版 自取 可以参考走线布局等,原理图随后上传
  3. 所属分类:硬件开发

    • 发布日期:2019-01-19
    • 文件大小:8388608
    • 提供者:qq_34839431
  1. PCB layout之USB差分走线布线经验教训.docx

  2. USB是一种快速、双向、同步传输、廉价、方便使用的可热拔插的串行接口。由于数据传输快,接口方便,支持热插拔等优点使USB设备得到广泛应用。目前,市场上以USB2.0为接口的产品居多,但很多硬件新手在USB应用中遇到很多困扰,往往PCB装配完之后USB接口出现各种问题。 比如通讯不稳定或是无法通讯,检查原理图和焊接都无问题,或许这个时候就需怀疑PCB设计不合理。绘制满足USB2.0数据传输要求的PCB对产品的性能及可靠性有着极为重要的作用。 USB协议定义由两根差分信号线(D+、D-)传输数字
  3. 所属分类:专业指导

    • 发布日期:2020-03-01
    • 文件大小:182272
    • 提供者:LY1941514572
  1. 原理图设计规范-晶振电路设计规范-T-PD-031-A0.pdf

  2. 原理图设计规范-晶振电路设计规范.①&W £ CTRONICS原理图设计规范晶振电路设计规范文件编号:TPD031秘密 目的 .Ⅰ规范旵振电路设计,为相同规格的模块电路提供统一的标准,避免出现产品功能和性能的 缺陷。 适用范围 2.1本规范适用于本公司所有产品的晶振电路设计 职责 3.!产品审核部:负责原理图设计规范的拟定及维护,总结规范模块电路。 3.2各相关部门:遵守本规范并按要求执行 名词解释 41压电效应:压电晶体在沿一定方向上受到外力的作用而变形时,其内部会产生极化,在它 的两个相对表
  3. 所属分类:硬件开发

    • 发布日期:2019-10-09
    • 文件大小:238592
    • 提供者:jun03
  1. 全志H6原型机V1.0原理图PCB文件.zip

  2. 软件介绍: 全志H6原型机V1.0原理图PCB资源列表:H6_PRO_DDR3_V1_0_20170322.DSNH6_PRO_DDR3_V1_0_20170322.pdfH6_PRO_DDR3_V1_0-PCB加工工艺要求说明书.xlsH6_PRO_DDR3_V1_0-V163.brd其他特殊说明:1、去掉覆盖焊盘开窗的字符。2、孔盘等大、孔比焊盘大,且没有电性能连接的孔,按非金属化制作。3、只加周期标识,其它标识不加。备注信息:请依照stackup control table做对应阻抗
  3. 所属分类:其它

    • 发布日期:2019-09-03
    • 文件大小:3145728
    • 提供者:weixin_38743968
  1. 立创EDA原理图库与PCB库创建规范.pdf-立创EDA原理图库与PCB库创建规范_2019-07-08.pdf

  2. 立创EDA原理图库与PCB库创建规范.pdf-立创EDA原理图库与PCB库创建规范_2019-07-08.pdf片 U? 有源品振 OSC? Oscillator 无源晶振 X? External Crystal Oscillator 保险丝 Fuse 开关 SW? Switch 按键 KEY? K cy 通用连接器排针 Header 通用连接器-非排针CN? Connector 专用连接器 类型缩写?如:UsB,LPC,DC?,ⅢDM1?,RJ,FPC?,DP?, AUDI0?,SD?等 LE
  3. 所属分类:其它

    • 发布日期:2019-09-03
    • 文件大小:1048576
    • 提供者:weixin_38743968
  1. 立创EDA原理图库与PCB库创建规范.pdf-立创EDA原理图库与PCB库创建规范_2019-08-06.pdf

  2. 立创EDA原理图库与PCB库创建规范.pdf-立创EDA原理图库与PCB库创建规范_2019-08-06.pdf通用二极管 Diode 稳压(齐纳)二极管 ZD? Zener diode 发光二极管 LED? Light-Emitting diode 三极管 Q? 常用编号 整流桥 DB? Diode brige MOS管 用U?是为了和Q?区分开 芯片 常用编号 有源晶振 OSC? Oscillator 无源晶振 X? External Crystal oscillator 保险丝 Fusc
  3. 所属分类:其它

    • 发布日期:2019-09-03
    • 文件大小:1048576
    • 提供者:weixin_38743737
  1. 基于自外差激光线宽测量方法改进的理论与实验研究.pdf

  2. 基于自外差激光线宽测量方法改进的理论与实验研究。本文从自外差线宽测量的基本原理出发,分析了传统LC-RDSHI线宽测量精度有限的根本原因。……致谢 致谢 又一年春风碎柳,百花碾落,驻足回首,兀自发现流年已悄然逝去。岁月捎 走青涩,沉淀下难忘的记忆 古语有云:“师者,传道授业解惑者乜”。恩师刘涛研究员是一个学识渊博, 治学严谨的科研工作者,同时也是一个严格而又不失慈爱的学习以及精神导师。 在其三年的悉心指导下,我逐渐养成了乐于探索、勤于思考的丬惯。由衷的感谢 他对我的教诲,我将铭记于心 非常感谢张
  3. 所属分类:制造

    • 发布日期:2019-07-02
    • 文件大小:8388608
    • 提供者:chengchencs
  1. 基于AD19的原理图与PCB

  2. 此篇文章供硬件开发工程师画原理图与PCB布线参考,包含内容:原理图库的创建与元器件绘制;封装库的创建与制作封装库;如可根据具体实物或者电子元器件文档画出正确适用的封装;如何快速布线;规则的设置(覆铜、过孔、扇孔);电源走线、信号走线等。
  3. 所属分类:制造

    • 发布日期:2020-07-15
    • 文件大小:10485760
    • 提供者:weixin_45787652
  1. 分析PCB抄板软件Protel在PCB走线中的注意事项

  2. PCB抄板,即在已经有电子产品实物和电路板实物的前提下,利用反向研发技术手段对电路板进行逆向解析,将原有产品的PCB文件、物料清单(BOM)文件、原理图文件等技术文件以及PCB丝印生产文件进行1:1的还原,然后再利用这些技术文件和生产文件进行PCB制板、元器件焊接、飞针测试、电路板调试,完成原电路板样板的完整复制。今天就来分析一下PCB抄板软件Protel在PCB走线中的注意事项。
  3. 所属分类:其它

    • 发布日期:2020-07-31
    • 文件大小:73728
    • 提供者:weixin_38729336
  1. (多图)高速数字电路设计:互连时序模型与布线长度分析

  2. 高速电路设计领域,关于布线有一种几乎是公理的认识,即“等长”走线,认为走线只要等长就一定满足时序需求,就不会存在时序问题。本文对常用高速器件的互连时序建立模型,并给出一般性的时序分析公式。
  3. 所属分类:其它

    • 发布日期:2020-08-01
    • 文件大小:70656
    • 提供者:weixin_38501206
  1. 嵌入式系统/ARM技术中的Bus/总线布线时如何做到等长

  2. Bus走线模式是在13.6版本中可以实现的模式,现在14.x以及15.0都已经取消了这功能,如果有兴趣的朋友可以通过以下步骤来实现:   1.在命令栏中输入:set acon_oldcmd 回车就把模式切换到以前版本,14.x和15.0都可以,不过切换后有点区别。   2.把要Bus走线的net从pin中引出一小段走线。   3.点击Add Connect,Route type切换到By cursor,然后鼠标框选已走好的几个线头,如图。   此主题相关图片如下:   4.Bu
  3. 所属分类:其它

    • 发布日期:2020-11-08
    • 文件大小:66560
    • 提供者:weixin_38621104
  1. PCB技术中的高速PCB走线的3-W原则

  2. PCB走线之问会产生串扰现象,这种串扰不仅仅会在时钟和其周围信号之间产生,也会发生在其他关键信号上,如数据、地址、控制和输入/输出信号线等,都会受到串扰和耦合影响。为了解决这些信号的串扰问题,布线应遵循3-W原则。   3-W原则就是让所有的信号走线的间隔距离满足:走线边沿之间的距离应该大于或等于2倍的走线宽度,即两条走线中心之间的距离应该大于或等于走线宽度的3倍。对于靠近PCB边缘的走线,PCB边缘到走线边缘的距离应该大于3倍的走线宽度。如果走线之间有过孔,那么走线间距应大于或等于走线宽度的
  3. 所属分类:其它

    • 发布日期:2020-11-16
    • 文件大小:43008
    • 提供者:weixin_38506182
  1. 高速PCB走线的3-W原则

  2. PCB走线之问会产生串扰现象,这种串扰不仅仅会在时钟和其周围信号之间产生,也会发生在其他关键信号上,如数据、地址、控制和输入/输出信号线等,都会受到串扰和耦合影响。为了解决这些信号的串扰问题,布线应遵循3-W原则。   3-W原则就是让所有的信号走线的间隔距离满足:走线边沿之间的距离应该大于或等于2倍的走线宽度,即两条走线中心之间的距离应该大于或等于走线宽度的3倍。对于靠近PCB边缘的走线,PCB边缘到走线边缘的距离应该大于3倍的走线宽度。如果走线之间有过孔,那么走线间距应大于或等于走线宽度的
  3. 所属分类:其它

    • 发布日期:2021-01-20
    • 文件大小:46080
    • 提供者:weixin_38733676
  1. 9大硬件工程师谈高速PCB信号走线规则

  2. 规则一:高速信号走线屏蔽规则 在高速的PCB设计中,时钟等关键的高速信号线,走线需要进行屏蔽处理,如果没有屏蔽或只屏蔽了部分,都会造成EMI的泄漏。建议屏蔽线,每1000mil,打孔接地。 图1 高速信号线 规则二:高速信号的走线闭环规则 由于PCB板的密度越来越高,很多PCB LAYOUT工程师在走线的过程中,很容易出现一种失误,即时钟信号等高速信号网络,在多层的PCB走线的时候产生了闭环的结果,这样的闭环结果将产生环形天线,增加E
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:304128
    • 提供者:weixin_38622983
  1. 硬件工程师谈高速PCB信号走线规则TOP9

  2. 规则一:高速信号走线屏蔽规则  在高速的设计中,时钟等关键的高速信号线,走线需要进行屏蔽处理,如果没有屏蔽或只屏蔽了部分,都会造成EMI的泄漏。建议屏蔽线,每1000mil,打孔接地。  图1 高速信号线  规则二:高速信号的走线闭环规则  由于板的密度越来越高,很多 LAYOUT工程师在走线的过程中,很容易出现一种失误,即时钟信号等高速信号网络,在多层的PCB走线的时候产生了闭环的结果,这样的闭环结果将产生环形天线,增加EMI的辐射强度。  图2 闭环规则  规则三:高速信号的走线开环规则  
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:178176
    • 提供者:weixin_38559346
  1. 18年经验工程师分享原理,结构,PCB等,从审核到生产,面面俱到

  2. 一、原理图,PCB设计方面   在原理图这块对LAYOUT工程师来讲,有3个方面:空网络、重复网络等,这个软件有检查选项,这个就不在这里讲。   18年经验工程师分享原理,结构,PCB等,从审核到生产,面面俱到1、封装这块,可能更多的是在PCB的封装和原理图是否一致性,就怕关联封装有,但是管脚定义不一致,这种在两只脚以上(含两只)、有极性和方向的。原创今日头条:卧龙会IT技术另外非标准的元件会比较容易出现错误,这块我个人在设计的时候是这样处理的,在设计前两只脚以上(含两只)的元件统一重新核对
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:90112
    • 提供者:weixin_38629939
« 12 3 4 5 6 7 8 »