注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 微机原理与接口技术（基于IA-32处理器和32位汇编原理）课件

  2. 微机原理与接口技术（基于IA-32处理器和32位汇编原理）电子课件 32位汇编语言和32位个人微机系统为起点，从应用角度讲述了IA-32处理器的发展和微机的组成，处理器编程结构，常用指令及其汇编语言（32位windows控制台环境和16位DOS环境）、存储系统、微机总线、输入输出接口及其应用技术，还特别介绍了高速缓冲存储器、指令流水线、多媒体指令、超标量、动态执行、多核等先进技术

  3. 所属分类：硬件开发

    • 发布日期：2009-08-25
    • 文件大小：10485760
    • 提供者：migu123

  1. 现代处理器核心技术-RISC、超标量技术、VLIW、超流水线等

  2. 涉及现代处理器设计的关键技术：RISC、超标量技术、VLIW、超流水线等

  3. 所属分类：专业指导

    • 发布日期：2010-02-03
    • 文件大小：5242880
    • 提供者：faint414

  1. IBM power6 处理器的文档

  2. IBM在system journal上面发表的关于power6体系结构的论文，是了解超标量处理器不可多得的资料

  3. 所属分类：专业指导

    • 发布日期：2011-02-04
    • 文件大小：622592
    • 提供者：alexli8055

  1. PowerPC E300处理器核详细介绍

  2. PowerPc E300内核是由原始MPC603e PowerPC微处理器派生设计出来的，该文主要介绍e300内核的详细信息，提供其主要功能单元的结构图，并介绍其各单元的交互。它是一个精简指令集RISC处理器，实现了PowerPC系统结构的32位部分，定义了32位有效地址，8、16和32位整型数据类以及32、64位浮点数据类。 E300核是一个超标量处理器，它每个时钟可发出和撤回3条指令，指令可不按程序顺序执行以提高性能。它集成了5个执行单元：整数单元IU、浮点数单元FPU、转移处理单元(BP

  3. 所属分类：嵌入式

    • 发布日期：2011-08-14
    • 文件大小：14680064
    • 提供者：JuanA1

  1. 龙芯2F处理器用户手册

  2. 龙芯系列微处理器介绍 龙芯系列处理器通过充分开发指令级并行性、数据级并行性、线程级并行性来提高性能。其中龙芯1号系列微处理器实现了带有静态分支预测和阻塞Cache的单发射乱序执行流水线；龙芯2号系列微处理器实现了带有动态分支预测和非阻塞Cache的超标量四发射乱序执行流水线，龙芯2号系列微处理器还使用浮点数据通路复用技术实现了定点的单指令流多数据流指令；下一代的龙芯3号系列微处理器将实现片内多核技术。

  3. 所属分类：硬件开发

    • 发布日期：2011-11-17
    • 文件大小：2097152
    • 提供者：huanglie0

  1. 超标量和超长指令字处理器处理器简介

  2. 两课时的流水线处理器，超标量处理器，VLIW微结构介绍

  3. 所属分类：专业指导

    • 发布日期：2013-01-30
    • 文件大小：6291456
    • 提供者：hitmec

  1. 现代处理器设计Modern Processor Design

  2. 现代处理器设计--超标量处理器基础Modern Processor Design Fundamentals of Superscalar Processors，中英文版

  3. 所属分类：讲义

    • 发布日期：2019-05-12
    • 文件大小：118489088
    • 提供者：aren1985

  1. 开源超标量RISC-V处理器RIDECORE.zip

  2. ridecore（RIsc-v Dynamic Execution CORE,RISC-V动态执行核心）是Verilog HDL编写的的2路超标量乱序执行处理器。ridecore实现RISC-V RV32IM指令集。

  3. 所属分类：其它

    • 发布日期：2019-07-19
    • 文件大小：1048576
    • 提供者：weixin_39840387

  1. RISC-V超标量BOOM的源存储库riscv-boom.zip

  2. 伯克利乱序执行RISC-V处理器（The Berkeley Out-of-Order RISC-V Processor）。 riscv-boom 是用Chisel硬件构造语言编写的RV64G RISC-V超标量Berkeley乱序机（BOOM）的源存储库。 BOOM是一个可合成的核心，目标ASIC过程。 它可以在FPGA（zc706上为50 MHz）上运行，但是将其优化为FPGA软核是一个非目标。 RISC-V BOOM(45nm)与ARM Cortex A9(40nm)在台积电(TSMC)的

  3. 所属分类：其它

    • 发布日期：2019-07-19
    • 文件大小：3145728
    • 提供者：weixin_39840387

  1. 超标量处理器源代码+alpha结构资料.zip

  2. 超标处理器设计的不错参考 alpha , 处理器 , 结构 , 源代码 , 资料

  3. 所属分类：专业指导

    • 发布日期：2019-08-25
    • 文件大小：15728640
    • 提供者：drjiachen

  1. 绝对不容错过的超标量处理器架构设计论文

  2. 这是三篇的国外绝对不容错过的超标量处理器架构设计硕博士论文， 1、基于x86超标量处理器微架构设计 2、MIPS浮点指令在超标量架构中的实现 3、MIPS协处理器在超标量架构中的实现

  3. 所属分类：互联网

    • 发布日期：2020-10-05
    • 文件大小：3145728
    • 提供者：sinat_36752903

  1. 嵌入式系统/ARM技术中的新竞争力—ARM Cortex-A9处理器

  2. 处理器知识产权许可商ARMHoldingsplc已经成功开发出双内核Cortex-A9处理器设计（被称为Osprey）的两个实现。 　　Cortex-A9处理器能与其他Cortex系列处理器以及广受欢迎的ARM MPCore技术兼容，因此能够很好延用包括操作系统/实时操作系统（OS/RTOS）、中间件及应用在内的丰富生态系统，从而减少采用全新处理器所需的成本。通过首次利用关键微体系架构方面的改进，Cortex-A9 处理器提供了具有高扩展性和高功耗效率的解决方案。利用动态长度、八级超标量结构、

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：95232
    • 提供者：weixin_38639642

  1. 单片机与DSP中的嵌入式DSP处理器μDSP的体系结构设计

  2. 近年来，我国电子信息产业和市场高速增长，DSP芯片产品需求量持续增大，虽然有一些集成电路设计企业从事DSP系统及相关产品的开发与应用，但在DSP芯片的研发上，只在某些大学、科研院所做过预研性课题，还没有形成自己的独立知识产权的技术，因此对DSP处理器的设计有不可估量的作用，而体系结构的设计是处理器设计的灵魂，处理器的设计首先从体系结构的设计开始，DSP处理器的体系结构一直紧紧围绕着DSP算法和各种应用的不断发展而改进和优化，随着各种并行处理技术（VLIW，SIMD，超标量，多处理机等）、可重构技

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：146432
    • 提供者：weixin_38656609

  1. 嵌入式系统/ARM技术中的Linux超线程感知的调度算法研究

  2. 随着计算机应用的日益普及，用户对计算机的处理能力的需求成指数级增长。为了满足用户的需求，处理器生产厂商采用了诸如超流水、分支预测、超标量、乱序执行及缓存等技术以提高处理器的性能。但是这些技术的采用增加了微处理器的复杂性，带来了诸如材料、功耗、光刻、电磁兼容性等一系列问题。因此处理器设计人员开始寻找新的途径来提高处理器的性能。Intel公司于2002年底推出了超线程技术，通过共享处理器的执行资源，提高CPU的利用率，让处理单元获得更高的吞吐量。 　　1 超线程技术背景 　　传统的处理器内部存在

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：157696
    • 提供者：weixin_38548231

  1. 单片机与DSP中的滤波器DSP处理器的并行性

  2. 随着VLSI技术的进步，已经有可能通过增加额外的硬件资源来增强通用和专用处理器的性能。为提高传统Von Neumann机的吞吐量，可以增加额外的硬件资源以充分利用指令级并行性的优势。目前已经形成的用于支持指令级并行的技术包括超级流水线、超标量结构、数据流处理器以及超长指令字结构。由于软件开发成本螺旋式上升，大量的努力集中在针对高级编程语言的基于编译器的自动优化领域。 　　超级流水线技术已被用于一些处理器以提高吞吐能力，例如Intel Pentium Pro。超级流水线是通过增加流水级来获得的，

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：57344
    • 提供者：weixin_38577200

  1. 提高64位MIPS处理器性能的技术方法

  2. 如何在提高精简指令集处理器集成度和性能的同时，满足该类处理器指令尽量少的要求是芯片设计工程师的一个重要挑战。本文从MIPS处理器的发展过程阐述了采用缓存、64位处理器架构以及超标量技术应对这种挑战的方法，以及技术发展趋势。        摩尔定律给IC设计工程师提出了极大的挑战，而对于精简指令集(RISC)处理器芯片的设计工程师来说尤其如此。他们在尽量集成更多的晶体管的同时，还必须满足该类处理器要求指令尽量少的特点。在最初定义MIPS处理器R2000及R3000的下一代产品时，我们力求在集成

  3. 所属分类：其它

    • 发布日期：2020-11-24
    • 文件大小：90112
    • 提供者：weixin_38617602

  1. 嵌入式系统/ARM技术中的Aplix JBlend平台成功支持TI OMAP3430处理器

  2. Aplix公司宣布，德州仪器(TI)新生产的OMAP3430多媒体应用处理器采用了该公司的JBlend Java平台。作为TI OMAP 3处理器系列的第一款产品，OMAP3430可将3G手机升级成为一个集办公、娱乐于一体的私人及专业工具。TI与Aplix的合作实现了JBlend平台对TI新型处理器的重要支持。  　　OMAP3430是首款基于支持Jazelle RCT(Runtime Compiler Target)的ARM Cortex-A8超标量微处理器内核的应用处理器。JBlend平台利

  3. 所属分类：其它

    • 发布日期：2020-12-01
    • 文件大小：52224
    • 提供者：weixin_38666232

  1. 超标量处理器的指令发出控制.pdf

  2. ARM专利：超标量处理器的指令发出控制

  3. 所属分类：OS

    • 发布日期：2020-12-01
    • 文件大小：885760
    • 提供者：ppcust

  1. AMCC推出低价安全的PowerPC处理器

  2. AMCC近日推出首个低价、低功率、安全的400系列PowerPC处理器440GRx 和440EPx。这两款处理器均整合了可选安全加速器及Turbo安全引擎；用以提供能够支持超过500Mbps带宽网络上的IPSEC（网络安全）和SSL（安全套接字层协议）。AMCC的Turbo安全引擎是有线或无线网络上通讯网络安全的理想选择，可支持VPN（虚拟专用网），也可用于处理网络安全交互。 着眼于网络应用，440GRx处理器提供高达667MHz的时钟，其超标量体系结构使得可在每个时钟周期内执行两次指令。44

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：44032
    • 提供者：weixin_38747906

  1. 单片机与DSP中的基于ADSP－BF533处理器的H．264解码器

  2. 引 言 　　H．264是ITU T的VCEG和ISO／IEC的MPEG联合成立的联合视频组JVT(Joint Video Tearn)共同制定的新视频编码标准，定位于覆盖整个视频应用领域。H．264标准采用了基于可变大小宏块的运动补偿、多帧参考、整数变换、基于1／4像素精度的运动估计、去块效应滤波器等新技术，因而获得更好的压缩性能，同时也导致了运算量的大幅度增加。 　　Blackfin处理器采用了ADI公司和英特尔公司共同开发的微信号结构，在结构中加人专门的视频处理指令，工作频率高达756

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：114688
    • 提供者：weixin_38683488
« 12 3 »