注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 32位超前进位加法器（Verilog）

  2. 32位超前进位加法器（Verilog HDL），由8个四位超前进位生成。

  3. 所属分类：其它

    • 发布日期：2009-11-26
    • 文件大小：23552
    • 提供者：gaolijing

  1. 4位超前进位加法器

  2. 利用超前进位实现的4位加法器 加快了进位传递的速率

  3. 所属分类：专业指导

    • 发布日期：2012-12-12
    • 文件大小：560
    • 提供者：sqqklmyt

  1. 四位超进位加法器设计

  2. 关于一个 四位超进位加法器 的设计报告

  3. 所属分类：C/C++

    • 发布日期：2013-07-15
    • 文件大小：1048576
    • 提供者：u011409031

  1. VERILOG 实现的4位超前进位加法器

  2. VERILOG 超前进位加法器 加法器 速度较快

  3. 所属分类：硬件开发

    • 发布日期：2013-12-08
    • 文件大小：156672
    • 提供者：pkyou81

  1. VERILOG实现的 超前进位加减法器

  2. VERILOG实现的 超前进位加减法器 速度较快

  3. 所属分类：硬件开发

    • 发布日期：2013-12-08
    • 文件大小：180224
    • 提供者：pkyou81

  1. verilog在FPGA上实现超前进位加法器

  2. 用verilog在FPGA上实现超前进位加法器。

  3. 所属分类：专业指导

    • 发布日期：2014-12-25
    • 文件大小：918
    • 提供者：akeron

  1. 16位超前进位加法器

  2. eetop.cn_Verilog 实现一个16位超前进位加法器.对初学者是十分有帮助的

  3. 所属分类：硬件开发

    • 发布日期：2015-07-18
    • 文件大小：2048
    • 提供者：zdfmessi

  1. 运算器实验

  2. 通过改变S3~S0，CN的状态尝试不同运算的操作结果有何不同？ ALU为什么要设置暂存器A，B？ T4脉冲对实验结果有何影响？ 超前进位加法器如何实现超前进位？

  3. 所属分类：专业指导

    • 发布日期：2018-03-24
    • 文件大小：25165824
    • 提供者：qq_35434235

  1. maxDNA分散控制系统的软件.pdf

  2. maxDNA分散控制系统的软件pdf,maxDNA分散控制系统的软件分散控制系统的专题介绍 说明:”表示该系统满足更高一级的部分标准,但不是全部。 在应用中,对工作站操作系统采取下列措施将有助于保护网终不受到攻击 排除不必要的连接 和自动化系统应防止有意或无意连接到 不设置拨号功能; 禁止所有不用的 交换机端口 任何连接电厂或业务系统的端口应安装硬什防火墙; 设置域和代理服务器减少系统相互访问; 阻塞不需要的通信避免因拒绝服务造成过程控制的扰动; 加强员工安全意识的教育 组态工具 组态工具包括

  3. 所属分类：其它

    • 发布日期：2019-10-13
    • 文件大小：455680
    • 提供者：weixin_38743481

  1. 超前进位加法器设计（参考资料）.doc

  2. 超前进位加法器verilog代码 verilog代码 , 超前进位

  3. 所属分类：专业指导

    • 发布日期：2019-09-03
    • 文件大小：43008
    • 提供者：drjiachen

  1. 计算机组成原理复习资料.pdf

  2. 计算机组成原理的复习资料by中大，这个里边总结的东西非常独到Computer Organization and design the hardware/Software Interface Fifth editic 性能度量公式:CPU性能公式:cPU时间=指令数*cP时钟周期时间 或 cPU时间=指令数CP时钟频率 指令数:执行某程序所需的指令数量;CPl:执行某个程序段时每条指令所需的时钟周 期数;时钟周期时间:时钟频率的倒数 功耗墙:功耗( Power),功率的损耗,在单位吋间中所消耗的能

  3. 所属分类：讲义

    • 发布日期：2019-07-04
    • 文件大小：1048576
    • 提供者：weixin_38889708

  1. 2015-频谱分析仪设计报告汇编.pdf

  2. 2015年的大学生电子设计大赛题目-频谱分析仪设计报告-汇编，都是获得国赛一二等奖的作品E题80MHz~100MHz频谱分析仪 、任务 设计制作一个简易频谱仪。频谱仪的本振源用锁相环制作。频谱仪的基本结构图如图 E-1所示。 信号源输入一混频 滤波 显示 本振源 频率显示 图E-1频谱仪的基本结构图 要求 1.基本要求 制作一个基于锁相环的本振源: (1)频率范围90~110MHz; (2)频率步进100kHz; (3)输出电压幅度10~100mV,可调; (4)在整个频率范围内可自动扫描;扫描

  3. 所属分类：硬件开发

    • 发布日期：2019-07-01
    • 文件大小：12582912
    • 提供者：gxiangming

  1. 超前进位４位加法器74LS283的VHDL程序实现

  2. 由于串行多位加法器的高位相加时要等待低位的进位，所以速度受到进位信号的限制而变慢，人们又设计了一种多位数超前进位加法器逻辑电路，使每位求和结果直接接受加数和被加数而不必等待地位进位，而与低位的进位信号无关，这就大大的提高了运算速度。现在简单介绍超前进位的运算方法，以及VHDL可编程逻辑编程。

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：167936
    • 提供者：weixin_38672840