注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 8051的软核，可以用于FPGA上

  2. This is version 1.1. of the MC8051 IP core. 这是1个8051的软核，可以用FPGA来验证

  3. 所属分类：硬件开发

    • 发布日期：2009-11-14
    • 文件大小：977920
    • 提供者：sunjun0000

  1. 基于Nios II软核处理器的信号发生器

  2. 本文 在 介 绍了DDS的工作原理后，设计了DDSI P核，通过在CycloneI IEP2C35 FPGA的芯片中植入嵌入式系统处理器Nios II作为核心控制电路，利用FPGA中的可编程逻辑资源和IP软核来构成该嵌入式系统处理器的接口功能模块，借助于Avalon总线，实现对外围高速DIA转换器、SDRAM, LCD显示器、键盘等硬件的控制。阐述了信号发生器的整体设计框架和各个模块的具体电路设计，并设计了相关软件。

  3. 所属分类：硬件开发

    • 发布日期：2008-05-02
    • 文件大小：2097152
    • 提供者：rxiaolu

  1. SSFPU测试软核IP EP3C10E144C8

  2. 可独立运行指令的32位浮点CPU，可直接集成到NIOSII测试运行程序。文档请搜索SSFPU软核IP下载。

  3. 所属分类：硬件开发

    • 发布日期：2014-11-23
    • 文件大小：2097152
    • 提供者：ericxia002

  1. SSFPU软核IP说明文档资料

  2. 可独立运行指令的32位浮点CPU，可直接集成到NIOSII测试运行程序。

  3. 所属分类：硬件开发

    • 发布日期：2014-11-23
    • 文件大小：400384
    • 提供者：ericxia002

  1. SSFPU测试软核IP EP4CE15E22C8

  2. 可独立运行指令的32位浮点CPU，可直接集成到NIOSII测试运行程序。文档请搜索SSFPU软核IP下载。

  3. 所属分类：硬件开发

    • 发布日期：2014-11-23
    • 文件大小：2097152
    • 提供者：ericxia002

  1. SPWM信号产生系统IP软核设计及验证

  2. 针对电力电子领域的需求，采用自然采样法设计了一个全数字三相SPWM信号产生系统IP软核．通过数字频率合成技术实现了对电源频率的辅确控制．使电源频率精度达到16位．其中。通过调节控制参数．分别实现了电源频率与载波频率的7级、8级控制．最后。搭建了基于FPGA的测试系统．验证了系统功能的正确性．

  3. 所属分类：硬件开发

    • 发布日期：2009-02-11
    • 文件大小：260096
    • 提供者：tonyshuang

  1. 基于8051单片机IP软核的优化设计及应用研究

  2. 本文档详细介绍了8051单片机的IP软核的设计和优化过程

  3. 所属分类：硬件开发

    • 发布日期：2018-06-04
    • 文件大小：4194304
    • 提供者：gj1034115361

  1. SJZ_11357-2006 集成电路IP核软核、硬核的结构、性能和物理建模规范.pdf

  2. 本指导性技术文件是在参照 Vsl ^ ( virtual Socket Intcrface ^ 111 。 nce ） 《 soft and Hard vc struct 盯 al , Performance and Physical Modeling Specification Version 2 . 1 》 的基础上制定的：本指导性技术文件所参照的文件得到了 vslA 的版权许可。本指导性技术文件作为集成电路 SoC 设计中 IP 核复用的试用文件，内容涉及集成电路 IP 软核、硬核的数据表

  3. 所属分类：其它

    • 发布日期：2020-03-12
    • 文件大小：2097152
    • 提供者：u010194538

  1. 基于NiosII软核处理器和USB2.0的医学图像压缩和传输.pdf

  2. 目的: 为了进一步探讨医学图像的压缩与高速传输的问题, 本文在NIOSⅡ软核处理器下进行医学图像压缩与传输 的软硬件协同设计的研究。方法: 采用Altera公司开发的基于SOPC技术的NIOSⅡ嵌入式处理器, 完成一个医学图像压 缩以及高速传输系统。整个系统硬件部分主要包括大容量FPGA芯片、Cypress公司的EZ-USBFX2Cy7C68013芯片以 及外围存储器。采用适合FPGA实现的行列分解的方法, 将复杂度高、消耗时间多的2D-DCT部分实做成IP核形式即硬 件实现, 并根据硬件电路实

  3. 所属分类：医疗

    • 发布日期：2020-06-29
    • 文件大小：465920
    • 提供者：phytle0

  1. 基于软核CPU技术的IP电话接口设计

  2. 提出了一种基于会话初始化协议的VoIP系统(包括IP电话终端、SIP服务器和PSTN接入端口)，并对SIF，与PSTN的互联进行了系统级构建。利用Ahera的SOPC软核CPU技术和Nios II处理器构建了一个IP电话终端。该设计具有灵活的可扩展性，能够在实现语音通信的基础上较容易地扩展视频接口、短信平台等多媒体功能，给产品用户和运营商提供了一种低成本的多媒体网络通信终端设备，具有广阔的市场前景

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：106496
    • 提供者：weixin_38552292

  1. 8位RISC MCU IP软核仿真的新方法

  2. 绍了一种8位RISCMCUIP核的体系结构,采用自顶向下的设计思想对其进行模块划分,分析了流水线及跳转指令操作的实现,提出建立虚拟指令存储器模块对MCUIP核仿真的方案,并给出对虚拟指令存储器初始化的方法,该方法提高了MCUIP软核仿真的效率。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：81920
    • 提供者：weixin_38624975

  1. 基于FPGA的CAN总线控制器SJA1000软核的设计

  2. 分析了CAN控制器SJA1000的特点及CAN协议通信格式。设计了控制器SJA1000的IP软核，能为应用提供一个性能优良的、易于移植的控制器SJA1000，实现了对步进电机的控制。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：82944
    • 提供者：weixin_38661100

  1. 基于NiosⅡ软核的嵌入式多路视频点播系统

  2. 本文针对特定的用户环境，提出采用Altera的SOPC(片上可编程系统)解决方案，利用NiosⅡ软核处理器和FPGA(现场可编程门阵列)配置灵活、 IP资源丰富、硬件设计和软件编程方便的特点，通过扩展IDE(集成开发环境)接口，以硬盘作为存储媒介，实现多路VOD系统的设计方案

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：267264
    • 提供者：weixin_38600460

  1. 基于FPGA的CAN总线控制器SJA1000软核的设计

  2. 分析了CAN控制器SJA1000的特点及CAN协议通信格式。设计了控制器SJA1000的IP软核，能为应用提供一个性能优良的、易于移植的控制器SJA1000，实现了对步进电机的控制。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：228352
    • 提供者：weixin_38556668

  1. 基于NiosⅡ软核的嵌入式多路视频点播系统

  2. SOPC =NiosⅡ软核+FPGA这个创新的概念为嵌入式设计带来的极大的便利和灵活性。利用强大的SOPC开发平台和丰富的IP资源，可大量缩短系统设计周期，而且系统的改进也变得十分方便。本文提出的通过把用户自定义的硬盘读写模块整合到SOPC平台上，与NiosⅡ无缝接合，成功实现了多路视频数据的并发点播。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：312320
    • 提供者：weixin_38645335

  1. 嵌入式系统/ARM技术中的双MicroBlaze软核处理器的SOPC系统设计（一）

  2. 引 言：随着时代的发展，单核片上可编程系统SOPC（SystemOn a Programmable Chip）解决复杂问题的能力与处理速度已很难满足用户的需求，面向多处理器SOPC系统的设计成为片上系统发展的必然趋势。具有高密度、大容量逻辑的FPGA（Field Programmable Gate Array）的出现使得高性能片上多处理器的设计成为现实。目前，片上多核系统的设计已有一定发展，但在处理器间通信和中断方面仍需进一步的研究。本文在处理器间通信和中断控制方面进行了深入的研究。 　　Mi

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：115712
    • 提供者：weixin_38553791

  1. 专用芯片技术中的LEON3开源软核处理器动态图像边缘检测SoC设计

  2. 边缘检测是图像处理和计算机视觉中的基本问题，边缘检测的目的是标识数字图像中亮度变化明显的点。边缘检测是图像处理和计算机视觉中，尤其是特征提取中的一个研究领域。　　本文采用局部熵边缘检测算法，将图像采集，边缘检测和图像显示三个部分封装设计为IP（Intellectual Property）核，通过AMBA APB总线嵌入到LEON3的经典SoC架构中。实现了多路数据并行处理和DSP模块加速处理，配合CPU软核的协调参数配置功能，可以充分发挥硬件设计的高速性和灵活性。此外，由于动态图像边缘检测是图像

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：424960
    • 提供者：weixin_38733525

  1. 消费电子中的LEON3开源软核处理器动态图像边缘检测的SoC设计

  2. 本文采用局部熵边缘检测算法，将图像采集，边缘检测和图像显示三个部分封装设计为IP(Intellectual Property)核，通过AMBA APB总线嵌入到LEON3的经典SoC架构中。实现了多路数据并行处理和DSP模块加速处理，配合CPU软核的协调参数配置功能，可以充分发挥硬件设计的高速性和灵活性。此外，由于动态图像边缘检测是图像处理应用中必不可少的一部分，因此文中设计的动态图像边缘检测SoC可以方便的移植到其他图像处理应用中，具有广泛的应用前景。   　　1 So

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：391168
    • 提供者：weixin_38606206

  1. RF905无线通信IP软核的优化设计

  2. 利用DMA数据传输方式的特点，设计了一种基于DMA方式的RF905无线通信IP软核。该IP软核基于AVALON总线，其控制和运算逻辑由一片FPGA芯片完成，适合应用于NIOSII嵌入式系统。测试与验证表明，该IP软核在传输数据时大大降低了CPU的占用时间，提高了嵌入式系统的性能并且占用较少资源，与一般的IP硬核相比，速度快，成本低，灵活性好，可移植性强，从而更能满足短距离无线通信的要求。该IP软核已应用于某无线电力参数监测系统中。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：273408
    • 提供者：weixin_38553466

  1. 基于NiosⅡ软核处理器的七段数码管动态显示设计

  2. SOPC(System On Programmable Chip)技术是美国Altera公司于2000年最早提出的，并同时推出了相应的开发软件Quartus II。SOPC是基于FPGA解决方案的SOC(System On Chip)，构成SOPC的方案也有多种。第一种是基于FPGA嵌入IP硬核的SOPC系统，即在FPGA中事先植入嵌入式系统处理器，目前最常用的嵌入式处理器大多采用了含有ARM的32位知识产权处理器核的器件。第二种是基于FPGA嵌入IP软核的SOPC系统，目前最有代表性的软核处理

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：98304
    • 提供者：weixin_38729269
« 12 3 4 5 6 7 8 9 10 ... 13 »