本文根据一般底层通信协议栈的数据处理方法，设计了一套适合于对底层协议栈进行开发和调试的数据采集与仿真系统，以达到追踪、再现问题并查找程序缺陷的目的。

针对数字通信系统中底层协议栈开发过程中处理数据量大，出现问题不易再现、难于追踪的问题，设计了一种专门用于底层协议栈开发的高速数据采集、仿真系统。系统采用USB总线作为高速数据通路，使用FPGA进行格式转换及数据缓冲。论述了仿真系统的工作原理和系统框架，分析了数据转换、解析的流程，给出了系统仿真的一般模式。

随着软件无线电思想与技术的发展，现代数字通信系统中,越来越多地使用DSP等数字信号处理器结合高速AD、DA转换器进行OSI 7层通信体系模型中物理层（信号的调制、解调）和数据链路层（信道编、解码）部分的数据处理工作。近年来，数字信号处理理论发展迅猛，数字信号处理器工作频率及能力不断提高，数字通信系统中越来越多的工作能够通过DSP来完成，因而DSP本身的程序结构也越来越复杂。由于通信信号（尤其是无线通信）本身具有很强的实时性、随机性的特点，造成DSP的输入数据缺乏规律性，一闪即逝，从而导致相应的处

随着软件无线电思想与技术的发展，现代数字通信系统中,越来越多地使用DSP等数字信号处理器结合高速AD、DA转换器进行OSI 7层通信体系模型中物理层（信号的调制、解调）和数据链路层（信道编、解码）部分的数据处理工作。近年来，数字信号处理理论发展迅猛，数字信号处理器工作频率及能力不断提高，数字通信系统中越来越多的工作能够通过DSP来完成，因而DSP本身的程序结构也越来越复杂。由于通信信号（尤其是无线通信）本身具有很强的实时性、随机性的特点，造成DSP的输入数据缺乏规律性，一闪即逝，从而导致相应的处