摘要：分析了同步数字体系中2．048Mlaps支路信号E1异步映射进VC一12 的过程，并根据正/零/负码速调整原理确定了缓冲存储器的容量和正负码速调整的判定门限。通过对异步FIFO读控制实现了此异步映射过程的正／零／负码速调整。同时，为了在异步时钟域之间可靠地传递数据，采用格雷码实现读时钟域对写指针的采样。该设计通过了功能仿真、综合及FPGA验证。 　　SDH(Synchronous Digital Hierarchy，同步数字体系)是一种有机地接合了高速大容量光纤传输技术和智能网技术的新