注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 一种CMOS 高速采样/保持放大器

  2. CMO/S; 采样/保持电路; 运算放大器; 模拟/数字转换器; 自举开关；

  3. 所属分类：专业指导

    • 发布日期：2009-05-14
    • 文件大小：200704
    • 提供者：duncan01

  1. 采样保持器 原理、设计、LF398

  2. 采样保持器的原理，采样保持器的特性与设计、LF398的介绍和应用

  3. 所属分类：电信

    • 发布日期：2011-05-06
    • 文件大小：1048576
    • 提供者：huangmouya

  1. 谱仪专用采样保持器

  2. 多道谱仪专用采样保持器，适用于各种峰值检测电路。

  3. 所属分类：硬件开发

    • 发布日期：2012-03-24
    • 文件大小：135168
    • 提供者：chinabjxp

  1. ADC采样保持电路的设计

  2. adc的采样保持电路的论文 一个8位的采样保持电路的设计

  3. 所属分类：硬件开发

    • 发布日期：2012-08-30
    • 文件大小：422912
    • 提供者：mjc19

  1. 采样保持电路的设计

  2. 采样保持电路的设计论文，要大于20个字的描述，我晕

  3. 所属分类：专业指导

    • 发布日期：2013-05-08
    • 文件大小：5242880
    • 提供者：u010613241

  1. 低功耗采样保持电路的分析与设计

  2. 在分析和比较两种开关电容采样保持电路的基础上,设计了一种低功耗采样保持电路。它采用电容翻转式结构、增益增强技术以及栅压自举开关技术降低了运放的功耗和电路的非线性失真。电路采用smic 0.18μmCMOS工艺进行设计,仿真结果表明该采样保持电路的SNDR为71dB,功耗仅为3.8mW,可以用于10bit 50Ms/s的流水线ADC中。

  3. 所属分类：其它

    • 发布日期：2020-05-31
    • 文件大小：445440
    • 提供者：weixin_38736760

  1. 电压采样保持电路图

  2. 图中所示是用SF357运放组成的电压采样保持电路.这种电压采样保持电路可以方便地观察任一时间内的被测瞬间电压值. 在测试电压时,只需将其输入端跨接于被测电压的两端,接着

  3. 所属分类：其它

    • 发布日期：2020-07-16
    • 文件大小：16384
    • 提供者：weixin_38736018

  1. 不需要外部电阻的反向采样/保持放大器

  2. 本文给大家介绍了不需要外部电阻的反向采样/保持放大器的电路。

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：53248
    • 提供者：weixin_38524472

  1. 一种用于高速ADC的采样保持电路的设计

  2. 设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路。该电路采用电容翻转型结构,并设计了一个增益达到100 dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA)。利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压下,它可以在4 ns内稳定在最终值的0.05%内。通过仿真优化,该采样保持电路可用于10位,100 MS/s的流水线ADC中。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：95232
    • 提供者：weixin_38715879

  1. 采样保持电路(S/H)原理

  2. A/D转换需要一定时间,在转换过程中,如果送给ADC的模拟量发生变化,则不能保证精度。为此,在ADC前加入采样保持电路。采样保持电路有两种工作状态：采样状态和保持状态。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：88064
    • 提供者：weixin_38569219

  1. 多功能高精度的采样保持电路图

  2. 本文介绍的是一款多功能高精度的采样保持电路图。

  3. 所属分类：其它

    • 发布日期：2020-08-19
    • 文件大小：75776
    • 提供者：weixin_38713450

  1. 两列采样保持电路图设计分享

  2. 采样保持电路原理 采样保持电路能够跟踪或者保持输入模拟信号的电平值。在理想状况下，当处于采样状态时，采样保持电路的输出信号跟随输入信号变化而变化；当处于保持状态时，采样保持电路的输出信号保持为接到保持命令的瞬间的输入信号电平值。当电路处于采样状态时开关导通，这时电容充电，如果电容值很小，电容可以在很短的时间内完成充放电，这时，输出端输出信号跟随输入信号的变化而变化；当电路处于保持状态时开关断开，这是由于开关断开，以及集成运放的输入端呈高阻状态，电容放电缓慢，由于电容一端接由集成运放构成的信号跟

  3. 所属分类：其它

    • 发布日期：2020-08-17
    • 文件大小：94208
    • 提供者：weixin_38598703

  1. 一个用于流水线模数转换器的高精度、低功耗采样保持电路

  2. 介绍了一个用于高精度模数转换器，采用0.25μmCMOS工艺的高性能采样保持电路。该采样保持电路的采样频率为20MHz，允许最大采样信号频率为10MHz，在电源电压为2.5V的情况下，采样信号全差分幅度为2V。通过采用全差分flip-around结构，而非传统的电荷传输构架，因而在同等精度下，大大降低了功耗。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：232448
    • 提供者：weixin_38723753

  1. 一种13 bit 40 MS/s采样保持电路设计

  2. 设计了一个用于13 bit 40 MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构，主运算放大器采用增益提高型折叠式共源共栅结构，以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度，采用栅压自举开关。采用电源电压为3.3 V的TSMC 0.18 μm工艺对电路进行设计和仿真，仿真结果表明，在40 MHz的采样频率下,采用保持电路的SNDR达到84.8 dB，SFDR达到92 dB。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：248832
    • 提供者：weixin_38724247

  1. 不外接电阻的双输入采样保持放大器

  2. 有些应用需要对一组模拟电压的采样，至少有两种传统方法可以满足这种要求。最常见的办法是将一个经典的模拟累加器与一个采样保持放大器级联。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：259072
    • 提供者：weixin_38669881

  1. 一种用于13bit40MS/s流水线ADC中的采样保持电路设计

  2. 本文对流水线ADC的采样保持电路的结构以及主要模块如增益提高型运算放大器电路、共模反馈电路和开关电路进行了分析，并对各个模块进行了设计，最终设计出一个适合于13bit40MHz流水线ADC的采样保持电路，仿真结果表明，该采样保持电路满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：155648
    • 提供者：weixin_38674616

  1. 模拟技术中的采样保持电路中全差分运算放大器的设计与仿真

  2. 摘要：本文设计了一种全差分运算放大器，对运算放大器的AC 特性和瞬态特性进行了仿真分析和验证。该运放采用折叠式共源共栅结构、开关电容共模反馈（SC-CMFB）电路以及低压宽摆幅偏置电路，以实现在高稳定下的高增益和大输出摆幅。在Cadence 环境下，基于CSMC 0.6um 工艺模型，进行了仿真分析和验证。结果表明，运算放大器满足设计要求。 　　1 引 言 　　运算放大器是许多模拟系统和混合信号系统的一个完整部分，伴随着每一代CMOS 工艺，由于电源电压和晶体管沟道长度的减小，为运算放大器的

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：196608
    • 提供者：weixin_38655484

  1. 模拟技术中的用于流水线ADC采样保持电路的设计

  2. 摘　要:介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪声并提高整体的线性度。该采样保持电路的设计是在0. 5μm CMOS工艺下实现,电源电压为5 V,采样频率为10MHz,输入信号频率为1MHz时,输出信号无杂散动态范围( SFDR)为73. 4 dB,功耗约为20 mW。 　　随着通信技术、图像处理技术和多媒体技术

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：349184
    • 提供者：weixin_38729108

  1. 模拟技术中的一种改进型开环高速高精度采样保持电路的设计

  2. 摘 要：设计了一种改进型开环结构采样保持电路。与传统M川er电容开环结构相比，本设计采用了新型Bootstrapped开关，不但实现了沟道导通电阻线性化，而且消除了与输入信号相关的时钟馈通；采用全差分结构消除了共模信号引入的误差以及偶阶谐波，提高了电路的信噪比；采用高速高精度缓冲器增大电路的驱动能力，实现了高速高精度采样。设计采用O．35 m n—welI cMOS工艺，经仿真验证，在驱动2．5pF负载电容下采样率达到10OMsPS，电路有效位数l2bits，功耗为21．5mW 。 　　1前言

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：78848
    • 提供者：weixin_38518006

  1. 模拟技术中的适用于流水线ADC的高性能采样/保持电路

  2. 摘要：介绍了一种利用双采样技术的高性能采样/保持电路结构,电路应用于10bits50MS/s流水线ADC设计中。电路结构主要包含了增益自举运算放大电路和栅压自举开关电路。增益自举运算放大电路给采样/保持电路带来较高的增益和带宽,栅压自举开关电路克服了多种对开关不利的影响。设计还采用了双采样技术,使采样/保持速率大大提高。设计在SMIC 0.18um工艺下实现,工作电压为1.8V,通过仿真验证。本文设计的采样/保持电路可以适用于高速高精度流水线ADC中。 　　1 引言 　　随着现代电子技术迅猛

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：203776
    • 提供者：weixin_38619207
« 12 3 4 5 6 7 8 9 10 ... 38 »